Samsung、400層超のV10 NANDを発表：5.6 GT/sの高速転送と2025年量産へ

2025年2月27日

当記事のリンクにはアフィリエイト広告が含まれています。

Samsungが国際ソリッドステート回路会議（ISSCC 2025）において、革新的なウェハーボンディング技術を搭載した第10世代V-NANDフラッシュメモリを発表した。400層以上の有効層と5.6 GT/s（ギガトランスファー毎秒）のインターフェース速度を誇るこの次世代メモリは、2025年後半から量産が開始される予定だ。Samsungはこの技術を足がかりに、2030年には1,000層NANDの実現を目指すという野心的な半導体ロードマップも明らかにしている。

第10世代V-NANDの技術詳細

Samsungが発表した第10世代V-NANDは、3D TLC（トリプルレベルセル）NANDデバイスで、400層以上の有効層を持ち、1ダイあたり1 Tb（テラビット）の容量を実現している。密度は28 Gb/mm²で、これはSamsungの1Tb 3D QLC V-NANDの28.5 Gb/mm²と比較して若干低い。しかし、TLCデザインはQLCと比較して耐久性や書き込み速度で優れており、より高いパフォーマンスを提供する。

最も注目すべき革新の一つは、インターフェース速度が5.6 GT/s（ギガトランスファー毎秒）に達することだ。この速度では、単一NANDデバイスが約700 MB/s（メガバイト毎秒）のピーク転送速度を提供できる（8ビット = 1バイトの変換から計算）。この高速性は、最新のPCIeインターフェースを最大限に活用するための重要な要素となる：

10個のNANDデバイス：PCIe 4.0 x4インターフェースを完全活用（約7,000 MB/s）
20個のNANDデバイス：PCIe 5.0 x4接続を最大活用（約14,000 MB/s）
32個のダイ（2つのNANDパッケージに分散）：PCIe 6.0 x4の限界に近いパフォーマンス（約22,400 MB/s）

実際のSSD製品では、NANDパッケージは通常8または16ダイで構成される。16ダイを含むパッケージは最大2TBを格納でき、シングルサイドSSDに4つ搭載すれば8TBの容量を実現できる。さらに、デュアルサイドM.2 2280ドライブでは容量が16TBに倍増する可能性もある。ただし、Samsungは近年、ほとんどのノートPCとの互換性の問題からデュアルサイドSSDをリリースしていない点に留意が必要だ。

ウェハーボンディング技術の革新性

第10世代V-NANDの核となる技術革新は、ハイブリッドボンディングを用いたセル・オン・ペリフェラル（CoP）アーキテクチャである。Samsungエレクトロニクス DS部門のCTO Song Jae-hyuk氏によると、この技術により周辺回路（行デコーダー、センスアンプ、バッファ、電圧ジェネレータ、I/Oなどを含む）とセルウェハーを別々に製造した後、それらを結合して単一の半導体を形成することが可能になる。

従来、Samsungは「COP方式」（Cell on Peripheral）と呼ばれる方法を使用していた。これは1枚のウェハー上に周辺回路を配置し、その上にNANDセルを積層する技術だ。しかし、NANDの層数が増加するにつれて、下部の周辺部分への圧力が高まり、信頼性に影響を与える課題が生じていた。新しいウェハーボンディング技術は、この問題を解決するための重要なブレイクスルーとなる。

業界の専門家によれば、セル構造のみを実装した場合、1枚のウェハーで約500層のNANDを搭載できると推定されている。この物理的限界を超えるために、Samsungは「multi-BV」NAND構造を採用し、4枚のウェハーを積層する戦略を立てている。

特筆すべきは、SamsungがこのV10 NANDの開発にあたり、中国のYMTCとの協力関係を強化している点だ。ZDNetの報告によれば、SamsungはYMTCのハイブリッドボンディング特許を活用する予定であり、これは国際的な半導体業界における興味深い戦略的連携と言える。

将来展望：2030年に向けた1,000層NANDへの道のり

Samsungは第10世代V-NANDの量産を2025年後半に開始する予定で、実際の層数は約420〜430層になると見られている。しかし、同社の野心はさらに大きく、2030年までに1,000層NANDの開発を目指すロードマップを明らかにした。

この野心的な目標達成のために、Samsungはウェハーボンディング以外にも、以下のような革新的技術を導入する計画だ：

モリブデンを使用した極低温エッチング技術
「multi-BV」NAND構造による複数ウェハーの積層
周辺回路とメモリアレイを別々のウェハーで製造する技術の高度化

これらの技術は400層NANDから順次適用され、1,000層達成への足がかりとなる。

Samsungだけでなく、日本のKioxiaも同様の技術開発に取り組んでいる。Kioxiaは「multi-stack CBA」（CMOS directly Bonded to Array）という名前でアプローチを開発中で、さらに野心的なロードマップを持ち、2027年までに1,000層3D NANDの開発を目指している。