チップパッケージング– tag –
-
テクノロジー
NVIDIA、次世代Blackwell GPU向けにTSMCのCoWoS-L実装技術への移行を加速
NVIDIA CEOのJensen Huang氏は、同社の次世代AIチップ「Blackwell」の生産に向けて、TSMCの最新パッケージング技術であるCoWoS-L(Chip-on-Wafer-on-Substrate with Local Silicon Interconnect)への移行を進めていることを明らかにした。この発表は、台... -
テクノロジー
AMDが次世代半導体の重要技術「ガラス基板」の特許を取得
半導体大手のAMDが、次世代半導体製造の要となるガラス基板に関する重要特許(特許番号:12080632)を取得した。この特許は、将来のマルチチップレットプロセッサー向けに従来の有機基板に代わるガラス基板技術をカバーしており、データセンターから携帯端... -
テクノロジー
TSMCとAmkor、米国での先端パッケージング技術の提供で提携
台湾のTSMCと米国の半導体企業Amkor Technologyが、米国での先進的なチップパッケージング技術の提供に向けて提携することを発表した。この提携は、米国の半導体サプライチェーンを強化し、世界市場での地位を向上させるという、CHIPS法の主要目標を支援す... -
テクノロジー
TSMCが2027年までに革新的CoW-SoW技術で巨大AIチップ量産へ
TSMCが2027年までに革新的なCoW-SoW(System-on-Wafer)パッケージング技術の量産を計画していることが明らかになった。この技術は、巨大なチップの開発を可能にし、これまで以上に高性能なAIチップの登場を約束する画期的な動きとなるだろう。 TSMCが描く... -
テクノロジー
Google、次世代Tensor G5はTSMCの3nmプロセスとInFO-POPパッケージングを採用する
Googleが次世代スマートフォン用チップセット「Tensor G5」の開発を加速させている。最新の報道によると、GoogleはTensor G5の製造をTSMCに委託し、同社の最先端3nmプロセスを採用する方針を固めたという。この戦略的決定は、GoogleがAIスマートフォン市場... -
テクノロジー
TSMC、3nmと5nmプロセスを最大8%値上げ、CoWoSパッケージングの値上げも計画中と伝えられる
世界最大の半導体ファウンドリであるTSMCが、最先端の3nmと5nmプロセスの価格を最大8%引き上げる計画であることが明らかになった。この値上げは、高い需要と市場での優位な立場を背景に、TSMCが利益率を維持しつつ、増加するコストに対応するための戦略的... -
テクノロジー
NVIDIA、TSMCに専用のCoWoSパッケージング製造ラインを要請するも断られる
NVIDIAのCEO、Jensen Huang氏がTSMCに専用のチップパッケージング製造ラインの設置を要請したものの、断られたことが台湾メディアによって伝えられている。半導体業界で重要性を増すパッケージング技術をめぐり、AI市場をリードするNVIDIAと世界最大の半導... -
テクノロジー
TSMC、510x515mmの長方形シリコンウェハーの使用を検討中か
シリコンウェハーと言えば、円形で虹色に輝くディスクのようなイメージが一般的だが、マルチチップレットプロセッサが増えていき、ますます多くのトランジスタを収容することでプロセッサの肥大化が進むことに対応する為、TSMCでは長方形のパネル状基板を... -
テクノロジー
TSMC、極めて高い需要により3nmプロセスやCoWoSパッケージング等の値上げを検討と報じられる
TSMCの先端プロセスは、SamsungやIntelと言った他ファウンドリと比較して旺盛な需要により、生産能力はフル稼働状態にあるが、こうした需要の高い先端プロセスについて、同社は海外展開と電力価格の上昇によるコスト圧力から、値上げを検討している様だ。 ... -
テクノロジー
Samsung、CPUやGPUの上にHBM4を積層する「SAINT」3Dパッケージングを2025年までに導入へ
SamsungはAI特需に湧く業界の中で、HBM(高帯域幅メモリ)の供給では後れを取っているが、早くも次世代のHBM4での革新に目を向けており、そこでは革新的な3Dパッケージングテクノロジーを導入する計画のようだ。 3Dパッケージングテクノロジー開発競争も激...
12