TSMC、2nmプロセスの価格は3nmの1.5倍以上のウェハーあたり3万ドルを突破の可能性

2024年10月6日

当記事のリンクにはアフィリエイト広告が含まれています。

半導体チップの製造コストは右肩上がりではあるが、TSMCが開発中の2nmプロセス技術でもこの傾向が続きそうだ。業界筋の情報によると、TSMCの2nmプロセスを用いたウェハーの価格が1枚あたり30,000ドルを超える見込みだという。この価格は、現行の最先端プロセスと比較しても大幅な上昇となり、半導体製造の経済性に大きな影響を与える可能性がある。

2nmプロセス技術の革新性と高コストの背景

TSMCが開発中の2nmプロセス技術（N2）は、現行の3nmプロセスからさらに微細化を進めた次世代技術だ。この新技術は、電力消費を25〜30%削減し、性能を10〜15%向上させ、トランジスタ密度を約15%高めることが期待されている。しかし、この革新的な技術の裏には、膨大な開発コストと製造の複雑性が存在する。

製造コストの上昇要因として、以下が挙げられる：

高度なEUVリソグラフィ技術への依存度増加
ソフトウェア開発費の上昇
高度な技術を持つ人材の確保と育成にかかるコスト

これらの要因により、2nmプロセスのウェハー価格は、4nm/5nmプロセスの約2倍、3nmプロセスと比較しても50%以上高くなると予測されている。

業界アナリストによると、月産50,000枚のウェハーを生産可能な2nm半導体製造工場の建設には、約280億ドルの投資が必要になるという。これは3nmプロセス用の工場と比較して80億ドル以上多い金額だ。

この価格上昇は、半導体業界における長年の傾向の延長線上にあると言える。2014年頃の28nmプロセスでは、ウェハー1枚あたりの価格が約3,000ドルだったことを考えると、この10年で製造コストが10倍以上に膨れ上がったことになる。

2nmプロセス技術が半導体業界に与える影響

TSMCの2nmプロセス技術は、2025年後半から量産が開始される予定だ。この新技術の登場は、半導体業界全体に大きな影響を与えると予想される。

まず、競合他社の状況を見てみよう。SamsungやIntel、日本のRapidusなども同様の先端プロセス技術の開発を進めているが、現状ではTSMCに大きく水をあけられている。Samsungは歩留まりが20%未満と報告されており、Intelは当初2024年に予定していた20A（2nm相当）ノードの開発を中止し、2025年に18Aプロセスを導入する計画に変更した。Rapidusは2027年以降の量産開始を目指している状況だ。

このような状況下で、TSMCの2nmプロセス技術の独占的な地位は、少なくとも初期段階では揺るぎないものとなりそうだ。実際、Appleが2025年のiPhone 17 Proに搭載するチップ用に、TSMCの初期2nm生産能力のすべてを確保したとの報道もある。

一方で、この高コスト化は半導体業界全体に波及効果をもたらす可能性がある。高額な製造コストは、チップデザイン企業や最終製品メーカーにも転嫁される可能性が高く、結果として消費者向け製品の価格上昇につながる可能性がある。

また、この状況は半導体サプライチェーン全体にも影響を与える。台湾の業界関係者によると、2nmプロセスの開発には7〜10年もの歳月がかかり、その間に設備、ソフトウェア、材料など、様々な分野での技術革新が必要だったという。この過程で、M31やPowerchip、Topchem、Topcoなどの台湾企業が、シリコンIP、再生ウェハー、研磨ディスクなどの分野で重要な役割を果たしてきた。今後もTSMCと共に歩むこれらの企業の技術革新は止まらないだろう。