Microsoft、Google、Meta、そしてAmazonと、世界4大CSPは設備投資を加速させており、特にAIチップの需要は増加の一途を辿っている。だが、そうした需要に生産能力は追いついていないようだ。台湾の経済紙『工商時報』によると、TSMCの高密度パッケージングテクノロジーCoWoS（chip-on-wafer-on-substrate）の供給不足が続きそうだという。
NVIDIAのAIチップ製造がCoWoSの生産能力を食い潰す
TSMCのCoWoS生産能力は2024年末までで、月産40,000個であり、2025年末までにはこれが月産80,000個にまで拡大すると見られている。
だが、こうしたTSMCの生産能力増強にもかかわらず、NVIDIAやAMDの最新のAIやHPCプロセッサーに必要なインターポーザーのサイズが大きくなっているため、必然的に1枚の300mmウェハーから得られるインターポーザーの数が少なくなり、CoWoSの生産能力は依然圧迫されているようだ。さらに、GPU周辺に統合されるHBMスタックの数も増加しており、生産上の課題も増えている。インターポーザーの面積が大きくなるにつれて、GPUの需要に対応する能力は低下する。このため、TSMCのCoWoS生産能力は持続的に不足している。
さらにNVIDIAの最新のBlackwellシリーズ・プロセッサー（GB200、B100、B200）は、これまでよりも多くのCoWoS能力を消費してこの問題を悪化させると予想される。
HBMスタックの製造も、より高速なHBMメモリーを製造するためにはより多くのEUVレイヤーが必要となるため、ますます複雑になっている。HBMの大手メーカーであるSK hynixは、1αプロセス技術では1層のEUV層を使用していたが、1β製造プロセスでは3～4倍の層数に移行しており、サイクルタイムを短縮できる可能性があるが、新しいHBM3Eメモリのコストは明らかに上昇する。
HBMの各新世代は、DRAMデバイス数の増加をもたらす。HBM2が4～8個のDRAMをスタックするのに対し、HBM3/3Eはこれを8個、さらには12個に増やし、HBM4はこれをさらに16個に押し上げる。
こうした課題に対応するため、業界各社は代替ソリューションを模索している。例えばIntelは、従来の300mmウェハー・インターポーザーに代わる長方形のガラス基板を開発している。しかし、このアプローチが実行可能な代替策になるまでには、多大な研究開発と時間が必要であり、AIプロセッサーの生産に対する現在の需要の高まりに対応するための苦闘が続いていることを浮き彫りにしている。
Source
コメント