TSMCの5nm・3nmプロセス稼働率100%到達、AI需要とスマートフォン市場で供給能力をフル活用

2024年11月13日

当記事のリンクにはアフィリエイト広告が含まれています。

半導体製造大手TSMCが、最先端の5ナノメートル（nm）および3nmプロセスの製造ラインで稼働率100%を達成する見通しとなった。NVIDIAのAIチップ需要とApple・MediaTekのモバイルプロセッサ需要が、この記録的な生産水準を牽引している。

5nmプロセスの需要動向と生産計画

TSMCの5nmプロセス生産ラインは、2024年上半期に稼働率101%という異例の水準に達する見通しとなった。この記録的な稼働率の主要な牽引役となっているのが、NVIDIAのAIチップ需要だ。特に注目すべきは、NVIDIAが2023年末までにBlackwell B200シリーズAI GPUを20万個出荷する計画を立てており、この大規模な需要に応えるため、TSMCが同社向けの生産ラインを優先的に確保している事実である。

このような需要の急増に対応するため、TSMCは生産能力の拡充を積極的に進めている。その中核となるのが、2024年末の稼働開始を予定しているアリゾナ工場である。この新工場の稼働により、北米市場への供給体制が強化されるとともに、全社的な5nmプロセスの生産能力が大幅に拡大される見込みとなっている。

3nmプロセスの市場展開

3nmプロセスは、特にスマートフォン向けチップ市場で急速な普及が進んでいる。TSMCは、AppleのiPhone向け生産量が2024年第1四半期に約10%下方修正されたものの、MediaTekの旗艦モデル向けチップ需要の増加により、製造ライン稼働率への影響を最小限に抑えることに成功している。

特筆すべき市場動向として、Samsungの自社製造ラインの制約が挙げられる。2024年にはSamsungのスマートフォン向けチップ生産に推定15%の供給不足が発生する見通しとなっており、この状況がMediaTekにとって大きな市場機会を創出している。TSMCの3nmプロセス技術の優位性により、2024年のスマートフォン向けプロセッサ市場でさらなる支配力強化が予想される。

TSMCは、技術的優位性を活かし、5nmプロセスラインの一部を3nmプロセス生産に転換することで、生産能力の最適化を図っている。この戦略により、需要の高まる3nmプロセスの供給力を効果的に増強することが可能となっている。

先進パッケージング技術との連携

3nmプロセスの展開において、先進パッケージング技術CoWoSの生産能力拡大も重要な役割を果たしている。TSMCは2023年末までに月産3.6万枚、2024年末には9万枚まで生産能力を拡大する計画を進めており、特に2024年第4四半期に大幅な能力増強が予定されている。南部科学工業園区の新工場の稼働により、現在のパッケージング能力の制約も緩和される見通しである。

さらに、NVIDIAが3nmプロセスを採用したBlackwell AIサーバー向けチップの製造も開始する予定だ。2024年第3四半期には4nmプロセスを採用したB300/B300Aシリーズの生産が始まり、それぞれCoWoS-LとCoWoS-Sの先進パッケージング技術が適用される計画となっている。

このように、TSMCの3nmプロセスは、スマートフォンからAIチップまで幅広い製品で採用が進んでおり、同社の半導体製造における技術的優位性をさらに強化する要因となっている。