最新の半導体製造プロセスにおいて、IntelとTSMCの技術力の差が浮き彫りになった。ISSCC 2025 Advance Programの情報によると、Intelの最新18A(1.8nm相当)プロセスのSRAM密度が、TSMCのN2(2nm相当)プロセスと比較して著しく低いことが判明したのだ。
具体的な性能差の詳細
Intelの18Aプロセスにおける高密度SRAM(Static Random Access Memory)のビットセルサイズは0.021 µm²で、これは約31.8 Mb/mm²の密度に相当する。一方、TSMCのN2プロセスでは、HDSRAMビットセルサイズが約0.0175 µm²まで縮小され、38 Mb/mm²という高い密度を実現している。
この差は、Intel 4からの改善（0.024 µm²）と比較すると確かに進歩を示しているものの、TSMCのN3EやN5と同等レベルに留まっており、次世代プロセスとしては期待値を下回る結果となっている。
両社のプロセスは共にゲートオールアラウンド（GAA）トランジスタを採用しているが、TSMCは前世代のFinFETトランジスタベースの技術と比較して、より積極的なSRAMビットセルの微細化に成功している。
ただし、電力消費量などの他の重要な指標についてはまだ不明であり、総合的な評価には時期尚早だろう。特に、Intelの18Aプロセスが持つバックサイド・パワーデリバリーネットワーク（BSPDN）という利点は、一部の設計においてパフォーマンス効率を改善し、論理回路の密度向上に貢献する可能性がある。
しかし、現代の半導体設計におけるSRAMの重要性を考慮すると、この密度差は見過ごせない課題となる。現代のAIプロセッサや高性能コンピューティングチップは、大量のSRAMを必要とする設計が主流となっているためだ。さらに、モダンチップの設計において、SRAM密度の制約は単なる面積の問題を超えて、電力効率やシステム全体の性能にも影響を及ぼす可能性がある。
一方で、SRAM以外の重要な性能指標については、まだ十分な情報が公開されていない。特に電力消費特性や、実際の動作周波数における性能については、両プロセスの優劣を判断するための重要なデータが待たれる状況だ。また、論理回路の密度に関しても、各プロセス技術は高密度、高性能、低電力など、異なる用途に最適化されたライブラリを提供しており、単純な比較は困難だ。
Xenospectrum’s Take
半導体業界における「密度戦争」は、まるで中世の大聖堂建築における「高さ競争」を彷彿とさせる。しかし、今回明らかになったIntelの18AプロセスにおけるSRAM密度の劣勢は、同社の技術的野心と現実の製造能力との間に存在するギャップを示唆している。
特に気になるのは、この密度差が単なる数値以上の意味を持つ可能性だ。現代のチップ設計においてSRAMの重要性は年々高まっており、この「密度格差」は、将来的なAIチップやハイエンドプロセッサの設計において、Intelに一定の制約を課す可能性がある。
とはいえ、歴史的に見れば、Intelは技術的な困難を克服してきた実績も少なからずある。2025年の量産開始までに、いかにこの課題を解決できるか。半導体業界の視線は、まさにそこに注がれている。
Sources
コメント