AMD Ryzen 9000のZen 5「Eldora」CCDはトランジスタ密度が28%向上

2024年7月19日

当記事のリンクにはアフィリエイト広告が含まれています。

AMDが次世代プロセッサアーキテクチャZen 5の詳細を公開したが、このZen 5ベースのRyzen 9000シリーズCPUが、前世代と比較して驚異的な28%のトランジスタ密度向上を実現している事が明らかになった。

Zen 5アーキテクチャがもたらす密度革命

AMDのZen 5アーキテクチャを採用する「Eldora」コアコンプレックスダイ（CCD）は、83億1500万トランジスタを70.6平方ミリメートルに詰め込むことに成功した。これは、前世代のZen 4ベース「Durango」CCDの65億トランジスタと比較して、実に28%もの密度向上を意味する。興味深いことに、この大幅な密度向上にもかかわらず、ダイサイズはほぼ同等（Zen 4が71平方ミリメートル）を維持している。

	製造プロセス	面積	トランジスタ数	密度
Zen (Zeppelin)	14 nm	212 mm²	48億	22.6 MTr/mm²
Zen+ (Zeppelin)	12 nm	212 mm²	48億	22.6 MTr/mm²
CCD (Aspen Highlands, Ryzen 3000)	7 nm	74 mm²	39億	52.7 MTr/mm²
IOD (Ryzen 3000)	12 nm	125 mm²	20億9000万	16.7 MTr/mm²
CCD (Breckenridge, Ryzen 5000)	7 nm	80.7 mm²	41億5000万	51.4 MTr/mm²
IOD (Ryzen 5000)	12 nm	125 mm²	20億9000万	16,7 MTr/mm²
CCD (Durango, Ryzen 7000)	5 nm	71 mm²	65億	92.9 MTr/mm²
IOD (Ryzen 7000)	6 nm	122 mm²	34億	27.9 MTr/mm²
CCD (Eldora, Ryzen 9000)	4 nm (N4X)	70.6 mm²	83億1500万	117.78 MTr/mm²
IOD (Ryzen 9000)	6 nm	122 mm²	34億	27.9 MTr/mm²

(Source: HardwareLuxx)

この密度向上の背景には、TSMCの最新製造プロセスの採用がある。Zen 5チップはTSMCのN4P（4nmクラス）プロセスで製造される一方、Zen 4チップはN5（5nmクラス）プロセスで製造されていた。この微細化によって、AMDは同じダイサイズでより多くの機能を詰め込むことが可能になったのだ。

トランジスタ密度で見ると、Zen 5 CCDは1平方ミリメートルあたり117.78メガトランジスタ（MTr/mm²）を達成。これは、Zen 4 CCDの92.9 MTr/mm²から26.8%の向上を示している。

さらに、AMDはモバイル向けの「Strix Point」APUについても情報を公開した。Strix PointはZen 5とZen 5cコアを組み合わせた232.5平方ミリメートルのモノリシックダイを採用。これは前世代の「Phoenix」や「Hawk Point」と比較して30.6%大きいサイズだが、コア数やキャッシュ、グラフィックス機能の大幅な強化を考慮すると、効率的な設計が行われていることがわかる。

	製造プロセス	ダイサイズ	コア構成	L2キャッシュ	L3キャッシュ
Phoenix1	TSMC 4 nm	178 mm²	Zen 4 x8	8 MB	16 MB
Phoenix2	TSMC 4 nm	137 mm²	Zen 4 x2 + Zen 4c x4	6 MB	16 MB
Hawk Point1	TSMC 4 nm	178 mm²	Zen 4 x8	8 MB	16 MB
Hawk Point2	TSMC 4 nm	137 mm²	Zen 4 x2 + Zen 4c x4	6 MB	16 MB
Strix Point	TSMC 4 nm (N4P)	232.5 mm²	Zen 5 x4 + Zen 5c x8	12 MB	24 MB