AMD 次世代Zen 6や次世代PS6向けGPUに関する数々の新情報

2025年1月19日

当記事のリンクにはアフィリエイト広告が含まれています。

AMDの次世代CPUアーキテクチャ「Zen 6」に関する新たな情報が明らかになった。信頼できる情報筋によると、同社は台湾TSMCの最新3nmプロセス（N3E）を採用し、シングルCCDあたりの最大コア数を現行の2倍となる32コアまで引き上げる計画だという。

Zen 6でのプロセス技術の大幅な進化

Zen 6 CCDの製造には、TSMCのN3Eプロセスが採用される。このプロセスは、現行の5nmプロセス比で20%の性能向上、30%の電力効率改善、そして60%の論理密度向上を実現する。特筆すべきは、EUVダブルパターニング技術の採用により、高い集積度を達成している点だ。

現行のZen 5チップレットが採用するN4Pと比較すると、論理密度と電力効率の面で大幅な向上が期待できる。この進化により、シングルCCDでの32コア実装という野心的な目標が現実的なものとなっている。

Zen 6では、プロセッサの心臓部であるCCDだけでなく、I/Oダイ（IOD）も大きく進化する。現行の6nmプロセスから4nmプロセス（N4C）へと製造プロセスが微細化される。これにより、以下の機能強化が可能になると見られている：

クライアント向けcIOD:
- 新世代のiGPU搭載（RDNA 3.5ベース）
- NPU（Neural Processing Unit）の統合
- DDR5メモリコントローラの強化
- USB4コントローラの統合可能性
サーバー向けsIOD:
- DDR5メモリ速度の向上
- 電力効率の改善

ただし、PCIeレーンの構成については大きな変更は見込まれていない。これは、Socket AM5との互換性を維持するという制約によるものだ。現行のAM5プラットフォームと同様、28レーンのPCIe Gen 5接続が提供される見込みである。この決定は、ユーザーの円滑なアップグレードパスを確保するという観点から見れば理にかなっている。

コードネーム「Medusa Ridge」として開発が進むZen 6プロセッサは、現行のAM5ソケットとの互換性を維持する。これにより、既存のAM5マザーボードユーザーにもアップグレードパスが提供される。市場投入は2026年後半から2027年初頭が予定されている。

グラフィックス戦略の統合

AMDは次世代のグラフィックス戦略で大転換を計画してることも改めて伝えられた。これまで同社は、ゲーミング向けのRDNAアーキテクチャとデータセンター向けのCDNAアーキテクチャという、用途に応じて異なる2つのアーキテクチャを展開してきた。しかし、次世代では両者を統合した新アーキテクチャ「UDNA」への移行を計画している。この統合は、単なる開発リソースの効率化以上の意味を持つ戦略的な判断だと見られる。

UDNAアーキテクチャの製造には、CCDと同じくTSMC N3Eプロセスが採用される。この最新プロセスの採用により、現行世代と比較して大幅な性能向上と電力効率の改善が期待できる。量産開始は2026年第2四半期が予定されており、これはPlayStation 6などの次世代ゲーム機向けの供給時期とも合致する。

特筆すべきは、UDNAアーキテクチャによってAMDがハイエンドグラフィックス市場への本格的な復帰を目指している点だ。現行のRDNA 4を搭載するRadeon RX 9000シリーズが主にミドルレンジ市場をターゲットとしているのに対し、UDNAベースの製品では再び超高性能帯での競争力強化を図る。これは、統合アーキテクチャによって実現される高い演算効率と、先端プロセスの採用による電力効率の向上が、その基盤となる。

さらに、UDNAアーキテクチャの採用は次世代ゲーム機市場においても重要な意味を持つ。Sonyの次世代PlayStation（PS6）への採用が予定されているとされ、これはAMDのグラフィックス技術が引き続きゲーム機市場での主導的な地位を維持することを示唆している。ゲーミングとコンピューティングの両方の特性を併せ持つUDNAは、次世代ゲーム機に求められる高度なグラフィックス処理能力と、AI処理などの新しい演算ニーズにも効率的に対応できる設計となる見込みだ。

このアーキテクチャの統合は、AMDのグラフィックス部門における研究開発の効率化にもつながる。これまで別々に開発されてきた技術やイノベーションを一つのアーキテクチャに集約することで、より迅速な技術革新と、市場ニーズへの柔軟な対応が可能になると考えられる。

また、次世代の「Halo APU」ファミリーでは、3Dスタッキング技術の採用が予定されているようだ。さらに、Sonyの次世代ゲーム機（PS6）でも3Dスタッキング技術の採用が検討されているという。具体的なパッケージング技術の詳細は現時点で不明だが、コアIPスタックと3D V-Cacheの両方の採用が期待される。

ただし、これらの情報はまだ噂の段階であり、市場投入までには技術的な課題や市場環境の変化による計画の修正が行われる可能性も存在する。特に、ハイエンド市場への再参入については、NVIDIA社との競争激化が予想され、その成否は価格戦略や実際の性能、さらには独自技術の実装状況に大きく依存することになるだろう。

Sources