人工知能（AI）の急速な進化と社会実装の裏で、地球規模の極めて深刻な問題が進行している。それは、AIモデルの学習と推論にかかる莫大なエネルギー消費である。大規模言語モデルなどの高度なAIシステムを稼働させるデータセンターは、国家単位の電力を呑み込む勢いで増殖しており、その消費電力は年率約30%ものペースで急増を続けている。このままでは気候変動対策への深刻な逆風となることは避けられず、持続可能なAIの発展に向けたハードウェアレベルでの抜本的な改革が急務となっている。

こうした世界的な危機を背景に、University of Cambridge（ケンブリッジ大学）の材料科学・冶金学部門に所属するBabak Bakhit博士を中心とする研究チームは、AIハードウェアの消費エネルギーを最大70%削減する可能性を秘めた革新的なナノ電子デバイスの開発に成功した。2026年3月に学術誌『Science Advances』に発表されたこの研究成果は、人間の脳の神経回路網（シナプス）の働きを物理的なマテリアルレベルで模倣する「ニューロモルフィック（脳型）・コンピューティング」の領域において、長年の技術的障壁を打ち破る決定的なブレイクスルーである。

本稿では、現在のコンピューターアーキテクチャが抱える構造的な欠陥から、ケンブリッジ大学のチームが開発した新しい「メモリスタ（Memristor）」デバイスの緻密な物理メカニズム、そしてこの技術が次世代のAI産業や我々の社会にどのような変革をもたらすのかについて見ていきたい。

AD

電力を浪費する現代のコンピューターと「脳」の圧倒的な効率

現在主流となっているコンピューターシステムのエネルギー浪費体質を理解するためには、その基本的な設計思想である「フォン・ノイマン型アーキテクチャ」の構造を知る必要がある。このアーキテクチャでは、計算処理を実行する「プロセッサ（CPUやGPU）」と、データを保存する「メモリ」が物理的に分離された構造をとっている。計算を行うたびに、システムはメモリからデータを取り出し、プロセッサで演算を行い、その結果を再びメモリに戻さなければならない。

膨大なパラメータとデータを扱う現代のAIアルゴリズムにおいて、このプロセッサとメモリ間の絶え間ないデータの往復（シャトリング）は、致命的な非効率を生み出している。実際、AIハードウェアの稼働において消費される電力の大部分は、純粋な演算そのものではなく、電子回路内をデータが移動する際の通信コストと発熱によって失われている。これは「フォン・ノイマン・ボトルネック」として知られる構造的な限界であり、シリコンチップの微細化が物理的な限界に近づく中、性能向上の道を塞ぐ厚い壁となっている。

この非効率なシリコンチップとは対照的に、宇宙で最もエネルギー効率に優れた情報処理機関が存在する。我々人間の「脳」である。人間の脳は、約1000億個にも及ぶニューロン（神経細胞）と、それらをつなぐ無数のシナプスから構成される超並列処理ネットワークを形成している。驚くべきことに、脳は極めて高度な学習、認識、推論を同時にこなしながら、わずか20ワット程度のエネルギーしか消費しない。

脳がこれほどまでに高効率である最大の理由は、記憶の保存と情報の処理が物理的に同じ場所で行われている点にある。ニューロン同士の接合部であるシナプスは、通過する電気的・化学的信号（スパイク）の歴史に応じて、自身の結合強度（重み）を柔軟に変化させる性質を持っている。情報の処理そのものが記憶の形成と直結しており、コンピューターのようにデータを別の場所へ移動させる必要がない。この生体脳の卓越したメカニズムを電子デバイス上で直接的に再現し、メモリと計算ユニットを一体化させる「インメモリ・コンピューティング」の実現こそが、消費電力のジレンマを解消する唯一の道筋とされている。

フィラメント型メモリスタの挫折と新たなアプローチの必要性

脳のシナプスを模倣する電子部品として、長年にわたり世界中の研究機関が開発に凌ぎを削ってきたのが「メモリスタ（Memristor）」である。メモリスタは、過去に流れた電荷の履歴に応じて自身の電気抵抗値を記憶し、変化させることができる2端子のナノデバイスである。このデバイスは、電気抵抗の変化を通じてシナプスの結合強度（重み）をアナログ的に表現できるため、0と1のデジタル表現に制約されない、脳のような柔軟な情報処理を実現する鍵と見なされてきた。

これまでメモリスタの材料として主流だったのが、既存の半導体製造プロセスとの親和性が高いハフニウム酸化物（HfO2）などの遷移金属酸化物である。しかし、従来のHfO2ベースのデバイスは、実用化に向けて乗り越えがたい物理的な欠陥を抱えていた。その最大の要因は、デバイスの動作原理が「フィラメント型」と呼ばれるメカニズムに依存していたことである。

フィラメント型のメモリスタは、絶縁体である酸化物層に高い電圧を印加し、内部の原子配列を乱して酸素欠陥の連なりを強制的に形成する。この微小な導電経路（フィラメント）を形成したり、逆電圧をかけて物理的に分断したりすることで抵抗値を切り替える仕組みである。これは例えるなら、絶縁体の内部に人為的に小さな落雷を発生させ、焦げ跡の経路をスイッチとして利用するような荒削りな手法である。

この破壊的な物理プロセスは本質的に確率論的であり、フィラメントの形状や太さを正確に制御することは不可能に近い。その結果、動作を繰り返すたびに抵抗値がばらつき、デバイス間での性能の均一性を保つことが極めて困難であった。さらに、フィラメントを形成・維持するためには高い電圧と比較的大きな電流が必要であり、システム全体の消費電力を押し上げる原因となっていた。大規模なAIハードウェアを構築するためには、このフィラメント型の呪縛から逃れ、全く新しい動作原理を持つデバイスを生み出す必要があったのである。

AD

界面スイッチングの魔法：ストロンチウムとチタンが織りなす新材料

ケンブリッジ大学のBabak Bakhit博士を中心とする研究チームは、この困難な課題に対し、材料工学の深い知見に基づいた画期的なアプローチで解答を出した。彼らが数年にわたる試行錯誤の末に見出したのは、物理的なフィラメントの形成を完全に放棄し、異なる材料の境界（界面）におけるエネルギー状態の変化を利用して抵抗を制御する「界面スイッチング」という新しい概念である。

研究チームは、純粋なハフニウム酸化物を使用する代わりに、ストロンチウム（Sr）とチタン（Ti）を正確な比率で添加（ドープ）した多成分酸化物薄膜「Hf(Sr,Ti)O2」を開発した。この特殊な薄膜を形成するため、彼らは独自の2段階スパッタリング成長法を採用している。まず、非反応性ガス環境下で約15ナノメートルの酸素欠損層を形成し、その直後に酸素ガスを導入して約1ナノメートルの酸素が充満した表面層を形成するという、極めて精密な製造プロセスである。

この高度な材料設計により、デバイスの内部では半導体物理学のセオリーを覆すような現象が起きていた。第一原理計算とホール効果測定による綿密な解析の結果、ストロンチウムの添加と酸素過剰な環境が協調的に作用し、通常は絶縁体であるハフニウム酸化物のバンドギャップ（電子が存在できないエネルギー領域）が大幅に縮小していることが判明した。これにより、新開発のHf(Sr,Ti)O2層は正の電荷（正孔）を運ぶ「p型半導体」として振る舞う性質を獲得したのである。

このデバイスの構造において、p型のHf(Sr,Ti)O2層の下には、製造過程で酸化した窒化チタン（TiN）電極由来の窒化酸化チタン（TiOxNy）層が存在している。重要なのは、このTiOxNy層が負の電荷（電子）を運ぶ「n型半導体」として機能する点である。p型とn型の半導体が物理的に接触することで、デバイス内部には自己組織化的に「p-nヘテロ界面」が形成されることになった。

p型半導体とn型半導体が接合すると、その境界付近で電子と正孔が互いに結びついて消滅し、電荷を運ぶキャリアが存在しない「空乏層（Space-charge layer）」と呼ばれる領域が生まれる。今回のデバイスでは、この空乏層がHf(Sr,Ti)O2層の側に非対称に大きく広がり、電子の移動を阻む強力なエネルギー障壁（ビルトインポテンシャル）を形成している。初期状態において、この巨大な障壁が電流の流れをせき止めるため、デバイスは極めて高い抵抗状態を安定して維持する仕組みとなっている。

滑らかなコンダクタンス変調と超低電力動作の実現

このp-nヘテロ界面の構造こそが、フィラメント型デバイスの抱えるランダムな振る舞いを排除する決定的な要因となった。この新しいメモリスタに動作電圧（電気的スパイク）を印加すると、絶縁膜の物理的な破壊は一切起こらない。その代わり、電場の働きによって空乏層の内部へ電子や正孔、酸素イオンなどの電荷キャリアが滑らかに注入され、移動を開始する。

正の電圧パルスを印加すると、電荷が空乏層内の微小な欠陥（トラップサイト）に捕獲される。これにより空乏層の幅が徐々に狭まり、エネルギー障壁の高さが低下していく。障壁が低くなるにつれて電流が流れやすくなり、デバイスの電気抵抗が連続的かつ滑らかに低下する。逆に負の電圧パルスを印加すると、捕獲されていた電荷が放出され、空乏層が再び広がって抵抗が元の上昇状態へと戻る。

この界面全体のエネルギー障壁の昇降による抵抗制御は、局所的なフィラメントの形成とは異なり、薄膜の接触面全体で均一に進行する。Bakhit博士の言葉を借りれば、「我々のデバイスは界面でスイッチングを行うため、サイクルごと、またデバイスごとに極めて優れた均一性を示す」のである。物理的な損傷を伴わないこの界面スイッチングメカニズムにより、デバイスの動作は極めて予測可能となり、AIの正確な計算に不可欠な高い信頼性を獲得した。

性能面におけるブレイクスルーはそれだけにとどまらない。界面のエネルギー障壁を高度に制御できるようになったことで、このデバイスは従来の酸化物ベースの素子と比較して、約100万分の1という驚異的な低電流（10ナノアンペア以下）での状態切り替えに成功した。1回のシナプス更新にかかるエネルギーはフェムトジュール（fJ）からピコジュール（pJ）の領域にまで劇的に低下している。研究チームは、この技術をシステムレベルで実装した場合、既存のコンピューティングアーキテクチャと比較して70%以上ものエネルギー消費を削減できると見積もっている。

さらに、このハフニウムベースのメモリスタは、高抵抗状態と低抵抗状態の比率（ダイナミックレンジ）が50倍以上と極めて広く、電圧パルスを印加するごとに飽和することなく数百段階もの明確に区別可能なコンダクタンス（導電度）レベルを維持できる。これは、複雑なAIのアルゴリズムを実行する上で必要不可欠な、精緻なアナログ・インメモリ・コンピューティングを実現するための厳しい要件を完全に満たす数値である。

AD

自律的に「学習」する人工シナプスの誕生

本研究のさらに特筆すべき成果は、開発されたデバイスが単なる省電力な記憶素子の枠を超え、生物の脳が持つ高度な学習ルールをハードウェアレベルで自律的に再現できることを実証した点にある。

人間の脳が外界からの刺激に適応し、経験から学習する過程において中心的な役割を果たすのが「スパイクタイミング依存可塑性（STDP: Spike-Timing-Dependent Plasticity）」と呼ばれるメカニズムである。これは、信号を送り出す側（プレシナプス）と受け取る側（ポストシナプス）のニューロンが発火するタイミングの時間差によって、シナプスの結合強度が増強されたり抑圧されたりするルールを指す。この厳密なタイミングの相関関係に基づく物理的な変化の蓄積が、人間の「記憶」と「学習」の実体である。

研究チームがこの人工メモリスタに対し、異なる時間間隔で電気的なスパイク（電圧パルス）を入力したところ、生体の神経回路におけるSTDPと数学的に完全に一致するコンダクタンスの変動グラフが観測された。プレシナプスのスパイクがポストシナプスのスパイクよりもわずかに先行した場合に結合が強化され、逆の場合に弱まるという生物学的な基本法則が見事に模倣されたのである。

さらに、連続するパルスの間隔によって二度目の反応の強さが変化する「短期シナプス可塑性（PPFおよびPPD）」と呼ばれる、脳の短期記憶や感覚情報の処理に関わる複雑な時間依存の挙動も正確に再現された。数万回に及ぶパルス印加に対する耐久性と、プログラムされた状態を10万秒（約1日）以上にわたって安定保持する堅牢性も確認されている。これらの結果は、このデバイスを受動的なメモリとしてではなく、環境からの連続的な入力信号に応じて自律的に重みを更新し、リアルタイムで適応していくニューロモルフィック・ネットワークの核として機能するポテンシャルを示している。

700℃の壁と、次世代コンピューティングへの道標

エネルギー効率、動作の均一性、そして生体模倣能力という、次世代AIチップに求められるあらゆる特性を高次元でクリアしたこのハフニウムベースのメモリスタ技術であるが、社会のインフラとして広く普及するためには、製造工学的な観点から乗り越えなければならないハードルが残されている。

現在のところ、最大の技術的課題はデバイスの製造工程における温度条件である。Bakhit博士も認める通り、現状の薄膜形成プロセスでは約700℃という高温での処理が必要とされている。現代の半導体工場で標準的に用いられているCMOSプロセスにおいて、メモリや配線を形成する後工程（バックエンド・オブ・ライン：BEOL）では、下層の微細なシリコン回路を熱による破壊から守るため、一般的に400℃以下の低温処理が厳格に求められる。つまり、現段階の製造プロセスでは、既存の高性能なシリコンチップの上にこの新素子を直接統合することが難しい状況にある。

「これが現在、私たちのデバイス製造プロセスにおける主要な課題となっています」とBakhit博士は現状を冷静に分析しつつ、「我々は現在、業界の標準的なプロセスと互換性を持たせるために、処理温度を下げる方法の確立に注力しています」と今後の展望を語っている。プロセス温度の低減という製造上の障壁さえ克服できれば、既存の巨大な半導体産業のサプライチェーンに乗せて、この脳型素子を大規模に量産することが現実味を帯びてくる。

この技術的課題が解決された暁には、社会のあらゆるレベルでコンピューティングのあり方が劇的に変化するだろう。莫大な電力を消費しているクラウド上の巨大なAIデータセンターの省電力化はもちろんのこと、スマートフォンや自動運転車、あるいは環境センサーといったIoTデバイス（エッジコンピューティング機器）の内部で、サーバーに依存することなく自律的かつ高度なAI処理を極低電力で実行できる環境が整う。数年に及ぶ膨大な実験の失敗の果てに掴み取られたこのブレイクスルーは、現在University of Cambridgeのイノベーション部門を通じて特許出願中であり、実用化に向けたさらなる研究開発が加速している。

AIの能力が人類の想像を超えて拡張していく現代において、エネルギー消費という物理的な限界をどう突破するかは、テクノロジー業界全体に突きつけられた重い命題である。計算と記憶を分離するという過去半世紀にわたるフォン・ノイマン型の呪縛から解き放たれ、自然界が生み出した究極の省エネデバイスである「脳」の構造をマテリアルレベルで再現する。ケンブリッジ大学の研究チームが提示したp-nヘテロ界面という新たな設計図は、持続可能なAI社会の実現に向けた、最も確実で力強い道標となるはずだ。

論文

参考文献