スタンフォード大学、マサチューセッツ工科大学（MIT）、カーネギーメロン大学（CMU）、ペンシルベニア大学の研究チームは、米国の商業半導体ファウンドリであるSkyWater Technologyと共同で、「モノリシック3D集積回路（IC）」の製造に成功したと発表した。これは単なる実験室レベルの成功ではない。既存の産業用製造ラインを用いて、カーボンナノチューブ・トランジスタとメモリを垂直に積層し、従来の2Dチップと比較して劇的な性能向上を実証した点にこそ、真の革新性がある。
2Dから3Dへ：なぜ「積み上げる」必要があるのか
現代のコンピューティング、特に大規模言語モデル（LLM）をはじめとするAI処理において、最大のボトルネックは計算速度そのものではなく、「データの移動」にある。
「メモリの壁」と「微細化の限界」という二重苦
従来の半導体チップは、シリコンウェハーという「平面（2D）」上に、演算装置（ロジック）と記憶装置（メモリ）を並べて配置している。この構造は、郊外に広がる住宅地のようなものである。家（データ）と職場（演算ユニット）が遠く離れており、限られた数の道路（配線）を使って通勤しなければならない。
AIモデルが巨大化し、処理すべきデータ量が爆発的に増加するにつれ、この「通勤ラッシュ」は深刻化した。演算ユニットがどれほど高速になっても、メモリからのデータ到着を待機する時間が長引けば、システム全体の性能は頭打ちになる。これを「メモリの壁（Memory Wall）」と呼ぶ。
さらに、トランジスタを極限まで小さくして詰め込む「ムーアの法則」の維持も、物理的な限界（微細化の限界）に直面している。これら二つの壁が、AIの進化を阻む「死の組み合わせ」となっていたのである。
「マンハッタン」化するチップアーキテクチャ
今回、研究チームが提示した解決策は、チップを「高層ビル化」することだ。CMUのTathagata Srimani助教授は、この構造を「高層ビルのエレベーター」に例えている。
従来の2Dチップが平屋の広がりであるのに対し、モノリシック3Dチップは、メモリとロジックを垂直に積み上げる。これにより、データは長い横方向の配線を通る必要がなくなり、無数に配置された垂直方向の微細な配線（エレベーター）を通って、直上の演算ユニットへ瞬時に移動できる。
ペンシルベニア大学のRobert M. Radway助教授はこれを「コンピューティングのマンハッタン化」と表現する。限られたスペースにより多くの機能を詰め込み、移動距離を劇的に短縮することで、ボトルネックを物理的に解消したのである。
「モノリシック3D」の真髄：既存の3D技術とは何が違うのか
ここで詳しい方なら抱く疑問が一つあるだろう。「3Dチップなら、すでにHBM（広帯域メモリ）などが存在するのではないか？」という点だ。しかし、今回の成果である「モノリシック3D」は、既存の3Dパッケージング技術とは根本的に異なる。
接着ではなく、連続的な「成長」
現在主流の3D技術（チップレットやHBMなど）は、別々のラインで製造された完成品のチップを、後工程で物理的に貼り合わせる（スタッキングする）ものだ。この方法では、チップ間をつなぐ配線（TSV：シリコン貫通ビア）の密度に限界があり、サイズも大きくなりがちで、ボトルネックの完全な解消には至らない。
対して、モノリシック3D（Monolithic 3D）は、単一のシリコンウェハー上で、下層の回路の上に絶縁層を形成し、その上に直接、次の層のトランジスタやメモリを「製造」していく。つまり、チップ自体が最初から多層構造として成長するのだ。
この手法により、層間をつなぐ配線の密度は、従来のスタッキング技術に比べて桁違いに高くなる。それはまるで、隣のビルへの連絡通路を使うのではなく、同じビル内の階段やエレベーターを使うようなものであり、データ転送の遅延と消費エネルギーを極限まで圧縮することが可能になる。
技術的ブレイクスルー：低温プロセスと新素材
モノリシック3Dの実現を長年阻んできた最大の課題は「熱」であった。通常、シリコンチップの製造には1000℃を超える高温プロセスが必要となる。しかし、すでに完成した下層の回路の上に、高温で新しい層を作ろうとすれば、下層の繊細な配線やトランジスタが熱で溶けたり劣化したりしてしまう。
スタンフォード大学を中心とするチームは、この問題を解決するために以下の2つの革新的な技術を導入した。
- カーボンナノチューブ電界効果トランジスタ（CNFETs）：
シリコンの代わりに、炭素原子が筒状になった「カーボンナノチューブ」を半導体材料として採用した。カーボンナノチューブは、シリコンを凌駕する電気的特性を持つだけでなく、比較的低温での生成・加工が可能である。 - 抵抗変化型メモリ（RRAM）：
従来のDRAMやSRAMとは異なり、電圧によって抵抗値を変化させてデータを記憶するRRAMを採用。これも高密度化に適し、ロジック層の直上に積層しやすい特性を持つ。
これらの材料を用いることで、研究チームは415℃以下という、半導体製造としては驚異的な「低温予算（Thermal Budget）」内でのプロセスを確立した。これにより、下層のシリコンCMOSロジックにダメージを与えることなく、上層にRRAMとCNFETを形成することに成功したのだ。
実証された性能：シミュレーションを超えた「現実」の成果
本研究の最大の功績は、これがシミュレーション上の理論値ではなく、SkyWater Technology社の200mmウェハー製造ラインで実際に作られたチップによって実証された点にある。
プロトタイプが示した「4倍」の衝撃
製造されたプロトタイプは、SkyWaterの成熟した90nm〜130nmプロセスを用いて、シリコンCMOSロジック層の上に、RRAM層とCNFET層を統合したものである。
ハードウェアテストの結果、このプロトタイプは、同様の設置面積（フットプリント）とレイテンシを持つ従来の2Dチップと比較して、約4倍のスループット（処理能力）を記録した。これは初期のプロトタイプとしては驚異的な数値であり、アーキテクチャの優位性を物理的に証明するものである。
シミュレーションが予言する「1000倍」の可能性
さらに研究チームは、この技術を拡張し、より多くの層を積み上げた場合の性能をシミュレーションで検証した。
- 12倍の性能向上： MetaのオープンソースLLM「LLaMA」などのAIワークロードを想定した場合、メモリと演算層をさらに積層することで、現在の最高レベルのチップと比較して最大12倍の性能向上が見込まれる。
- エネルギー遅延積（EDP）の革命： 処理速度とエネルギー効率を掛け合わせた指標である「エネルギー遅延積」においては、将来的に100倍から1000倍の改善が可能であると結論付けられた。
これは、将来のAIシステムが、現在の数分の一の電力で、数千倍高速に動作する可能性を示唆している。
「ラボからファブへ」：米国半導体製造復権への布石
技術的なスペック以上に、本件が産業界に与えるインパクトは「場所」にある。このチップは、大学のクリーンルームではなく、米国内の商業ファウンドリ（SkyWater Technology）で製造された。
学術研究と商業生産の死の谷を越える
これまで、カーボンナノチューブやモノリシック3Dといった先端技術は、学術的な実験室の中に留まっていた。研究室レベルで1個のチップを作るのと、商業ラインで量産可能なプロセスを確立するのとでは、難易度の次元が異なる。
SkyWater Technologyの技術開発オペレーション担当副社長であり、論文の共著者でもあるMark Nelson氏は、「最先端の学術的概念を、商業ファウンドリが製造可能なものに変えることは巨大な挑戦である」と語る。
今回の成功は、モノリシック3Dアーキテクチャが、既存の半導体製造フローに統合可能であることを証明した。これは、最先端チップの製造において、米国が再び主導権を握るための重要な「ブループリント（青写真）」となる可能性がある。
マイクロエレクトロニクス・コモンズと人材育成
このプロジェクトは、米国国防高等研究計画局（DARPA）や国立科学財団（NSF）などの支援を受けており、米国の半導体戦略の一環として位置づけられる。スタンフォード大学のH.-S. Philip Wong教授が指摘するように、これは単なる性能向上の話ではなく、「能力」の獲得である。
1980年代の集積回路革命が当時の学生たちによって支えられたように、これからの「垂直統合時代」には、3D設計に精通した新しいエンジニアが必要となる。本研究は、次世代の半導体イノベーションを担う人材育成の実践の場としても機能しているのだ。
AIハードウェアのパラダイムシフト
スタンフォード大学、MIT、CMU、ペンシルベニア大学、そしてSkyWater Technologyによるこの成果は、ムーアの法則の終焉が叫ばれる中で、半導体技術が新たな「垂直方向」への進化を開始したことを高らかに告げるものである。
「メモリの壁」を打破し、カーボンナノチューブという新素材を実用化し、それを商業ラインに乗せたこと。この3つの達成は、将来のAIが、現在の巨大なデータセンターだけでなく、よりコンパクトでエネルギー効率の高いデバイス上でも高度に動作する未来を現実のものへと近づけた。
今日我々が目撃しているのは、単なる「速いチップ」の誕生ではない。シリコンという平面の地図から脱却し、摩天楼のごとく空へと伸びる、新たなコンピューティング都市の起工式なのである。
参考文献
- Stanford Engineering: Scientists and U.S. foundry achieve 3D chip breakthrough to accelerate AI