2025年登場予定のQualcommとMediaTekの次世代フラグシップチップが、ArmのScalable Matrix Extension（SME）を採用し、単一コアおよびマルチコア性能で20%の向上を実現する見込みであることが明らかになった。
SME採用による性能革新
Snapdragon 8 Elite Gen 2およびDimensity 9500に採用される予定のScalable Matrix Extension（SME）は、次世代モバイルプロセッサの性能向上における重要な転換点となる。現行のSnapdragon 8 EliteとDimensity 9400では採用されていないこの技術は、複雑な行列演算を効率的に処理することで、人工知能（AI）や機械学習のワークロードを大幅に加速させる可能性を秘めている。
特筆すべきは、この技術革新によってもたらされる20%の性能向上が、シングルコアとマルチコアの両面で実現される点だ。これは単なる理論値ではなく、Geekbench 6におけるシングルコアスコアで約4,000ポイントという具体的な指標として現れる見込みだ。この数値は、既にARMv9 アーキテクチャに対応しているAppleが現行のApple M4チップで特にSMEを利用する事で大きく処理能力が向上していることからも実証されており、これが1つの指標になると見られる。
現行世代でSMEが採用されなかった背景には、ARMv8アーキテクチャの制約があったとされる。次世代チップではARMv9アーキテクチャを採用することで、この技術的な制限を克服し、より効率的なワークロード処理を実現する。これは特に機械学習処理やビデオエンコード/デコード、画像処理などの負荷の高いタスクにおいて、顕著な性能向上をもたらすと予測される。
製造プロセスの多様化
また、リーカーのJukanlosreveによると、QualcommがTSMCとSamsungのデュアルソーシング戦略を取ると言う。同社は次世代のSnapdragon 8 Elite Gen 2の製造において、SamsungのSF2（2nmプロセス）とTSMCの3nm N3Pという、異なる製造プロセスを並行して活用する方針を示しているようだ。この戦略的な判断の背景には、高度な半導体製造における供給の安定性確保とコスト最適化という、二つの重要な要素が存在する。
特にSamsungの2nm GAAプロセス（SF2）の採用は、同社の製造技術の進化を示す重要な指標となる。ただし、この採用判断には重要な前提条件が付されている。Samsungの第1世代および第2世代3nmプロセスにおける歩留まり率の課題を踏まえ、Qualcommは十分な歩留まり改善が確認できた場合にのみ、Samsungへの発注を行うとしている。この慎重なアプローチは、高性能チップの安定供給を重視するQualcommの姿勢を如実に示している。
一方、MediaTekは異なるアプローチを選択している。同社はTSMCとの長年の協力関係を重視し、単一のサプライチェーンを維持する方針を示唆している。この判断は安定した製造品質の確保という観点では理にかなっているものの、先端製造プロセスのウェハーコストが上昇傾向にある現状において、潜在的なリスクも孕んでいる。業界関係者からは、この戦略が長期的にはMediaTekの価格競争力に影響を与える可能性が指摘されている。
先端プロセスノードにおける製造パートナーの選択は、単なる技術的な決定を超えて、チップメーカーの競争力を左右する戦略的な判断となっている。特に、TSMCの先端プロセスノードにおける製造キャパシティの制約と、それに伴う価格上昇圧力は、チップメーカー各社の製造戦略に大きな影響を与えており、今後の半導体業界の勢力図を変える可能性を秘めている。
次世代チップの仕様詳細
現時点で明らかになっている仕様は限定的だが、Snapdragon 8 Elite Gen 2のパフォーマンスコアは5.0GHzで動作するとされる。CPUクラスター構成は現行モデルと同様となる見込みである。
Xenospectrum’s Take
半導体業界における興味深い展開だが、いくつかの懸念も存在する。Samsungの製造プロセスの歩留まりは依然として不透明であり、TSMCへの過度な依存はコスト面でのリスクとなる可能性がある。また、SME対応による20%の性能向上は魅力的だが、実際のユースケースでどれほどの効果を発揮するかは未知数だ。結局のところ、チップ性能の数値競争は、エンドユーザーの体験向上にどれだけ寄与するのか – それが本質的な問いかもしれない。
Sources
コメント