人工知能（AI）の進化が加速する現代において、計算能力の向上と消費電力の削減は、半導体業界が直面する最も切実な課題である。とりわけ、膨大なデータを処理するAIチップは、桁外れの電力を消費しており、そのエネルギー効率の改善は急務となっている。こうした中、中国の北京大学と中国科学院を中心とする研究チームは、世界の半導体技術の常識を覆す画期的なブレイクスルーを発表した。

学術誌『Science Advances』に掲載された研究論文によれば、研究チームはゲート長がわずか1ナノメートル（nm）の世界最小の強誘電体電界効果トランジスタ（Ferroelectric Field-Effect Transistor: FeFET）の開発に成功したという。この極小のデバイスは、データストレージ（記憶）と計算処理を単一のユニットに統合し、論理回路と同じ0.6ボルト（V）という超低電圧で動作する。これにより、エネルギー消費を従来のFeFETの約10分の1に激減させつつ、1.6ナノ秒（ns）という超高速応答を実現しているのだ。

AD

AIチップを苦しめる「フォン・ノイマン・ボトルネック」と「電圧の壁」

新しいトランジスタの革新性を理解するためには、現在のコンピュータやAIチップが抱える根本的なアーキテクチャ上の欠陥を把握する必要がある。

現代の標準的なコンピュータは「フォン・ノイマン型アーキテクチャ」に基づいて設計されている。この構造では、演算を行うプロセッサ（論理回路）と、データを記憶するメモリ（記憶回路）が物理的に分離されている。複雑な計算を行う際、データはメモリとプロセッサの間を絶えず往復しなければならない。大規模言語モデル（LLM）のような膨大なパラメータを持つAIの推論・学習において、このデータ転送にかかる時間とエネルギーの損失は致命的である。「フォン・ノイマン・ボトルネック」と呼ばれるこの問題により、現在稼働している典型的なAIチップでは、消費される総電力の60%から90%が、実際の計算ではなく「データの移動」そのものに浪費されている。

このボトルネックを解消する理想的なアプローチは、人間の脳のニューロンのように、一つのユニット内で記憶と演算を同時に行う「インメモリ・コンピューティング」を実現することである。しかし、そこには「電圧の壁」という別の巨大な障壁が存在していた。

最先端のシリコンベースのCMOS論理トランジスタは、エネルギー効率を高めるために0.7Vという非常に低い電圧で動作している。一方で、データを保持するためのNANDフラッシュメモリなどの主流な不揮発性メモリは、データを書き込むために5V以上の高い電圧を必要とする。この電圧レベルの不一致（ミスマッチ）を解消するためには、論理回路とメモリの間に「チャージポンプ」と呼ばれる電圧を昇圧するための複雑な回路を組み込まなければならない。この回路の存在が、チップ上の貴重なスペースを無駄に占有し、大規模なデータ転送においてさらなる遅延と電力消費を生み出していた。

FeFETの可能性と立ちはだかる「抗電圧」の限界

このアーキテクチャ上の課題を解決する有力な候補として長年期待されてきたのが、強誘電体を用いた「FeFET」である。

FeFETは、ゲート絶縁膜の一部に強誘電体材料を利用したトランジスタである。強誘電体は、外部から電界（電圧）を加えることで内部の電気的な分極（プラスとマイナスの偏り）の向きを反転させることができ、電圧を取り除いた後もその状態を保持する性質を持つ。この分極の上向き・下向きをデジタルの「1」と「0」に対応させることで、トランジスタそのものに不揮発性の記憶能力を持たせることができる。非破壊でのデータ読み出しが可能であり、超高速なナノ秒単位の書き込み速度を誇り、かつ電界駆動であるため消費電力が極めて少ないという、次世代メモリとして理想的な特性を備えている。

しかし、FeFETの実用化には物理的な制約があった。強誘電体の分極を反転させるためには、材料固有の「抗電界（Coercive field）」を上回る電界を印加する必要がある。これを電圧に換算したものが「抗電圧（Coercive voltage）」である。これまで世界中で開発されてきた最先端のFeFETであっても、分極反転には最低でも1.5V以上の電圧が必要であった。これはフラッシュメモリの5Vよりは低いものの、最先端の論理回路の動作電圧である0.7Vよりはるかに高く、依然としてチャージポンプ回路の呪縛から逃れられずにいたのである。

論理回路とメモリを真に融合させるためには、何としてもFeFETの動作電圧を0.7V以下に引き下げる必要があった。

AD

1nmナノゲートと電界増強メカニズム

北京大学の研究チームが達成した偉業は、トランジスタの構造を極限まで微細化することで、この「抗電圧の限界」という物理学の常識を打ち破ったことにある。

彼らは、真空電子デバイスにおいてカーボンナノチューブなどの鋭利な先端が電界放出カソードとして利用されていることに着想を得て、「ナノチップ電界増強メカニズム（Nanotip electric field enhancement mechanism）」をFeFETの設計に導入した。具体的には、ゲート電極として直径わずか1nmの金属単層カーボンナノチューブ（m-SWCNT）を採用した。DNAの幅（約2nm）よりも細いこの極小の電極が、魔法のような効果を生み出す。

MFMIS構造の緻密な設計

開発されたデバイスは、ファンデルワールス力によって垂直に積層された二次元材料からなる「MFMIS（Metal-Ferroelectric-Metal-Insulator-Semiconductor）」構造を採用している。

  1. 金属ゲート（Metal）: 1nmのm-SWCNT。
  2. 強誘電体層（Ferroelectric）: 二次元強誘電体材料であるCIPS（CuInP2S6）。
  3. フローティングゲート（Metal）: 多層グラフェン（Gr）。強誘電体層の分極分布による電位の不均一性を平均化し、安定させる役割を担う。
  4. 絶縁体層（Insulator）: 六方晶窒化ホウ素（h-BN）。
  5. 半導体チャネル（Semiconductor）: 二次元半導体である二硫化モリブデン（MoS2）。

物理的限界を超える電界集中

このデバイスにおいて、1nmのカーボンナノチューブ・ゲートにわずか0.6Vの電圧を印加すると何が起きるのか。TCAD（Technology Computer-Aided Design）を用いた理論シミュレーションにより、驚くべき現象が確認された。

平坦な通常のゲート電極の場合、0.6Vの印加では強誘電体層（CIPS）の内部に約1×105 V/cmの電界しか発生せず、CIPSの抗電界（5×105 V/cm）には届かないため、データの書き換え（分極反転）は起こらない。

しかし、1nmのナノゲートの場合、避雷針の先端に雷が落ちやすくなるように、極細のカーボンナノチューブの周囲に電界が強烈に集中する。その結果、CIPS層の一部において、局所的な電界強度が2.7×10^6 V/cmという抗電界をはるかに凌駕するレベルに達したのである。これにより、外部から印加する電圧（0.6V）が材料の本来の抗電圧を下回っているにもかかわらず、局所的な電界増強によって分極を完全に反転させることが可能になった。

熱力学におけるギブス自由エネルギーの観点から見ても、通常は0.6Vの電圧では分極反転を妨げるエネルギー障壁を越えることができない。しかし、このナノゲートによる電界増強効果を考慮すると、自由エネルギーの風景は単一の安定状態へと劇的に変化し、超低電圧での分極反転が理論的にも実証された。

この結果、開発されたFeFETの「電圧効率（Nominal coercive voltage / Gate voltage）」は、理論上の限界とされてきた100%を超え、125%という前代未聞の数値を叩き出した。強誘電体とMOS構造間の強力なキャパシタンス・カップリングと、ナノゲートによる電界集中の相乗効果がもたらした奇跡的な成果である。

驚異的なパフォーマンスと短チャネル効果の克服

0.6Vという超低電圧駆動を実現したこのナノゲートFeFETは、メモリとしての基本性能においても妥協を許していない。

実験結果によれば、このトランジスタは「オン」と「オフ」の電流比（Current on/off ratio）が200万倍（2×10^6）という極めて高い数値を記録した。これは、メモリとしてデータを明確に判別でき、待機時の漏れ電流を極限まで抑えられることを意味する。さらに、プログラミング速度（書き込み・消去の応答時間）は1.6ナノ秒に達し、既存の最先端の二次元材料ベースのFeFETと比較しても3桁（1000倍）も速く、強誘電体酸化物ハフニウム（HfO2）ベースの最高性能デバイスに匹敵するスピードを実現している。

エネルギー効率の面でのインパクトはさらに劇的だ。スイッチングに要するエネルギーはわずか0.45 fJ/μm（フェムトジュール/マイクロメートル）と算出され、これまでに報告されている最高水準のFeFETの約10分の1に相当する。

また、特筆すべきは半導体の微細化限界に対するアプローチである。これまでのシリコンベースのトランジスタは、ゲート長を短くしていくと「短チャネル効果（Short-channel effects）」と呼ばれる現象に直面していた。ゲートが短くなることで、電子の制御が効かなくなり、電流が漏れ出してしまう現象である。しかし、今回開発されたナノゲートFeFETは、空間的に電界を集中させるというメカニズムそのものが微細化によって強化されるため、微細化すればするほどエネルギー効率が向上するという性質を持つ。従来のトランジスタが微細化の壁に苦しむ中、このFeFETは「小さければ小さいほど良い」という新たなスケーリング則を確立し、短チャネル効果に対する強い免疫性を示したのである。

AD

AI社会の持続可能な基盤技術へ

北京大学と中国科学院の研究チームが示したこのブレイクスルーは、単なる実験室内の成功にとどまらない。

動作電圧が0.6Vに低下したことで、FeFETは最先端のCMOS論理回路（0.7V）と完全に電圧レベルが適合した。これにより、無駄なチャージポンプ回路を排除し、論理プロセッサと大容量不揮発性メモリを物理的かつ電気的に統合したインメモリ・コンピューティングチップの設計が現実のものとなる。AIチップにおけるデータ転送時の莫大なエネルギー損失と遅延が解消されることで、ハードウェアの性能は飛躍的に向上する。

さらに、研究チームによれば、この電界集中の原理はCIPS以外の主流な強誘電体材料（酸化ハフニウムジルコニウム：HZOやペロブスカイトなど）にも普遍的に適用可能である。加えて、現在の半導体製造における標準的なCMOSプロセスとの互換性も実証されており、原子層堆積（ALD）などの高度な製造技術を用いることで、平面（2D）および3D NAND構造における大量生産への道も開かれている。すでにこの技術に関する特許も取得済みであるという。

生成AIや大規模言語モデルの運用に必要とされる電力が国家規模のエネルギーインフラを圧迫し始めている現在、計算性能を落とさずに消費電力を激減させる技術は、人類社会にとって不可欠である。サブ1nmノード（オングストローム・ノード）技術の実現可能性を明確に示したこの1nmゲートFeFETは、将来の大規模AIモデルの推論チップ、バッテリー容量に厳しい制約があるエッジAIやウェアラブルデバイス、そして無数のIoT端末の心臓部として、来るべき次世代コンピューティングの持続可能な基盤となるだろう。

半導体工学の歴史において、物理的限界への挑戦は常に新たな扉を開いてきた。1ナノメートルという極小のゲートが切り拓いた超低電力・超高速の未来は、私たちの想像を超えるAIの進化を支えていくに違いない。

論文

参考文献