オランダの半導体露光装置メーカー大手ASMLが、自社の絶対的な牙城であるEUV（極端紫外線）露光技術の枠を超え、新たにアドバンスドパッケージング（先端実装）領域への進出を計画している。2025年10月に最高技術責任者（CTO）に就任したMarco Pieters氏が明らかにしたこの戦略は、単純な製品ラインナップの拡充を意味するものではなく、人工知能（AI）の進化に伴い、半導体の性能向上を牽引する主戦場が、「前工程（フロントエンド）」の微細化から「後工程（バックエンド）」の立体集積へと移行しつつあるという、業界全体の構造的な変化を正確に反映した動きと言えるだろう。
極端紫外線という極めて制御が困難な光を操り、ナノメートル単位の回路を描画するEUV露光装置において、ASMLは事実上の世界独占体制を築いている。しかし、同社が次の10年から15年を見据えた長期戦略の核としてパッケージング技術を位置づけた背景には、AIチップのアーキテクチャに起きている劇的な変化が存在する。
微細化の限界と「摩天楼」化するAIチップの現実
これまで数十年にわたり、半導体業界はムーアの法則に従い、平面上のトランジスタを集積化（微細化）することで性能を向上させてきた。NvidiaやAMDに代表されるチップ設計企業も、かつては単一層の平坦なシリコンダイとしてプロセッサを設計していた。だが、生成AIの台頭や大規模言語モデルの運用に求められる膨大な計算量とデータ転送速度は、従来の平面的なスケーリングの限界を露呈させた。
現在の最先端AIチップは、もはや平屋ではなく「摩天楼」のように立体的だ。ロジックダイや広帯域メモリ（HBM）などの複数の異なるチップレットを、微細な相互接続技術を用いて垂直方向または水平方向に高密度に接合し、あたかも1つの巨大なプロセッサのように機能させるアーキテクチャが主流となっている。この異種統合（ヘテロジニアス・インテグレーション）を可能にするのがアドバンスドパッケージングである。
かつてパッケージング工程は、製造されたチップを保護基板に封止し、外部端子を接続するだけの付加価値の低い労働集約的な作業とみなされていた。しかし現在、この工程はAIチップの性能を決定づける最も重要なボトルネックへと変貌している。台湾TSMCの「CoWoS（Chip on Wafer on Substrate）」に代表される先端実装技術は、NVIDIAのハイエンドGPU製造において不可欠な技術であり、TSMCはこのハイエンド分野で50%以上の市場シェアを握っている。
このパッケージング容量の不足は、業界の勢力図に直接的な影響を及ぼしている。報道によれば、Alphabet（Google）はTSMCのCoWoSキャパシティへのアクセスが限られていることを理由に、2026年の自社製AIチップ「TPU」の生産目標を下方修正せざるを得なかった。NVIDIAが優先的にキャパシティを確保しているためだ。このように、パッケージング技術は現在、AIインフラストラクチャのサプライチェーンにおいて最大の制約要因であり、同時に最大の付加価値の源泉となっている。
フロントエンドの巨人がバックエンドに侵攻する構造的必然性
ASMLが自社のコアコンピタンスから外れるように見えるパッケージング領域に資源を投下する理由は、この技術が要求する精度がかつてなく高まっている点にある。複数のチップレットをナノメートル単位の精度で位置合わせし、高密度に接合する工程は、もはや従来のパッケージング技術の延長線上にはなく、むしろフロントエンドの微細加工技術に近い領域へと足を踏み入れている。
Pieters CTOが指摘するように、先端パッケージングの技術難易度はフロントエンドで行われるリソグラフィ（露光）プロセスに極めて接近している。ASMLは数十年にわたり、シリコンウェハーを極限の精度でハンドリングし、光学系を制御する技術を蓄積してきた。この光学制御やウェハーの物理的操作に関する深い知見は、次世代のボンディング（接合）装置やパッケージング装置を開発する上で、後発の不利を覆す強力な武器となる。
同社はすでにこの方向への布石を打っている。2024年から2025年にかけて出荷が開始された「TWINSCAN XT:260」をはじめとするi線露光装置は、AIプロセッサや大容量メモリの3D集積・先端パッケージングでの使用を明確に意識して設計されている。既存ソリューションの数倍の生産性を誇るとされるこれらの装置は、ASMLが後工程においても最前線に立つための先兵である。
台湾TSMCとの競合か、あるいは新たな水平分業か
ASMLの先端パッケージング装置市場への参入は、業界内の力学に複雑な波紋を投げかける。現在、この市場ではApplied MaterialsやLam Researchが後工程装置で先行しており、ファウンドリとしてはTSMCが統合的な製造モデルで市場を支配している。
ASMLはTSMCにとって「代替不可能な最重要サプライヤー」であるが、先端パッケージング装置の自社開発を進めることは、将来的にはTSMCのパッケージングエコシステムに対する強力な補完となるか、あるいは他のファウンドリ（IntelのEMIB/FoverosやSamsungのI-Cubeなど）の能力を底上げし、TSMCの優位性を相対化する要因になる可能性がある。
市場予測によれば、先端パッケージングの市場規模は現在の500億ドル規模から、2034年までに700億ドルから900億ドルへと急成長すると見込まれている。ASMLは自社のリソースを投下してでも、この数十億ドル規模の新たな機器市場で5%から10%のシェアを獲得するだけの十分な勝算と財務的余力を有している。
レチクルサイズ限界の突破とソフトウェア主導の最適化
パッケージングへの進出と並行して、ASMLはAIチップに特有の課題を根本から解決するための研究開発も進めている。その一つが「チップサイズの物理的限界」の突破である。
現在、露光装置が一度に回路を焼き付けられる最大面積（レチクルサイズ）は、およそ切手大に制限されている。AIモデルの巨大化に伴い、一度に処理すべき演算量が増大している今日において、このサイズ制限はプロセッサの性能向上に対する物理的な制約となっている。もしASMLがより広大な面積に一度に露光できるシステムを実用化すれば、チップレットとして分割・再結合する手間を省き、単一の巨大なダイとしてAIプロセッサを製造することが可能になり得る。
さらに、ソフトウェア・エンジニアリングのバックグラウンドを持つPieters CTOの指揮の下、ASMLは自社装置の制御ソフトウェア開発や、チップ製造過程における欠陥検査（メトロロジー）プロセスにAIを直接組み込む取り組みを加速させている。自社が支えるAI技術を用いて自社の装置を高度化するというループは、次世代装置の市場投入までのリードタイムを短縮し、製造歩留まりを向上させる原動力となる。
盤石な財務基盤とHigh-NA EUVの進化が支える多角化戦略
ASMLが10年から15年という超長期の視点で新たな製品ポートフォリオを構築できる背景には、既存事業の圧倒的な収益力がある。同社の2025年通期の純売上高は391億6000万ドル、純利益は115億ドルに達した。年末時点での受注残高は464億7000万ドルとなっており、その半数以上をEUVシステムが占めている。
中核事業であるEUV露光の技術進化も歩みを止めていない。約4億ドルの価格がつけられる次世代機「High-NA EUV」はすでに50万枚のウェハー処理を完了し、80%の稼働時間を達成している。今後2年から3年の最適化期間を経て本格的な量産体制に移行する見通しだ。また、EUVの光源出力も現行の1,000ワットから将来的に2,000ワットへの引き上げがロードマップに描かれており、これが実現すれば1時間あたりのウェハー処理枚数は現在の約220枚から330枚へと50%近く向上する。
この強力なキャッシュカウ（資金源）の存在が、ASMLに背水の陣を布かせることなく、未知の領域である先端パッケージング市場における長期的な研究開発を可能にしているのである。
AIチップの構造が三次元へと複雑化する中、半導体の技術革新はトランジスタの微細化という一本道から、チップレットの統合技術へと多角化している。ASMLのパッケージング領域への進出は、単なる「隣接市場への事業拡大」ではなく、シリコンの物理的限界を超えて計算能力の指数関数的向上を支え続けるための、必然的な戦略的ピボットである。長年、光の波長を操作し続けてきたオランダの巨人は今、チップそのものをどう編み上げるかという、新たな次元の課題に対する解を提示しようとしている。
Sources