AMDが開発を進める次世代データセンター向けCPU、コードネーム「Venice」こと第6世代EPYCプロセッサー。その心臓部となる「Zen 6」および「Zen 6c」コアアーキテクチャに関する詳細なリーク情報が報じられた。TSMCの最先端2nmプロセスを採用し、最大256コア/512スレッド、そして最大1GBにも達するL3キャッシュを単一ソケットで実現する可能性あるようで、データセンターの性能基準を再び塗り替える物になりそうだ。
Zen 6 EPYC「Venice」驚愕のスペック概要：2nmプロセスが切り開く新次元
AMDの第6世代EPYCプロセッサ「Venice」は、現行のZen 5「Turin」から大幅な進化を遂げる見込みだ。
- 製造プロセス: 業界初となるTSMCの2nmプロセスノード（N2）を採用。これにより、トランジスタ密度と電力効率の大幅な向上が期待される。
- コアアーキテクチャ: 標準的な「Zen 6」コア（クラシックコア）と、クラウドや高密度コンピューティングに最適化された「Zen 6c」コア（高密度コア）の2系統を用意する。
- 最大コア数/スレッド数:
- Zen 6 EPYC: 最大8つのCore Complex Die (CCD) を搭載し、1CCDあたり12コアの構成で、最大96コア/192スレッドを実現すると見られている。
- Zen 6c EPYC: こちらも最大8CCD構成で、1CCDあたり32コアという高密度設計により、1ソケットで最大256コア/512スレッドという驚異的な集積度を達成する可能性がある。
- L3キャッシュ:
- Zen 6 EPYC: CCDあたりの共有L3キャッシュは、現行世代のZen 5から倍増し、128MBに達するとの情報がある。8CCD構成の場合、合計で1GBものL3キャッシュを搭載する可能性も示唆されている。
- Zen 6c EPYC: 高密度化されてもキャッシュ効率は重視され、各Zen 6cコアは2MBのL3キャッシュを維持し、CCDあたりでは64MB（32コア x 2MB/コア）となるとの情報がある。大規模環境でのレイテンシを考慮した設計思想が伺える。
- マルチチップモジュール (MCM) 設計: 複数のCCDと1つ以上のI/Oダイ (IOD) を組み合わせるMCM設計を引き続き採用する。
これらのスペックが事実であれば、AMDはデータセンターにおける演算性能と電力効率の新たな基準を打ち立てることになるだろう。特に2nmプロセスの採用は、半導体業界全体にとっても大きなマイルストーンと言える。
「Zen 6」と「Zen 6c」：性能と集積度を両立するAMDの戦略
AMDがZen 4世代から導入した「クラシックコア」と「高密度コア（c-core）」の2ライン戦略は、Zen 6世代でも継続される模様だ。
- Zen 6 (クラシックコア): 1コアあたりの性能を重視した設計で、より大きなキャッシュ容量を持ち、複雑な演算処理や高いシングルスレッド性能が求められるワークロードに適している。
- Zen 6c (高密度コア): コアサイズを縮小し、同一面積により多くのコアを集積することに特化した設計である。スレッド数が重要となるクラウドネイティブなアプリケーションや、並列処理性能が求められる環境で強みを発揮する。
このデュアル戦略により、AMDは多様化するサーバー市場のニーズにきめ細かく対応しようとしていると考えられる。特にハイパースケーラーにとっては、ワークロードの特性に合わせて最適なプロセッサを選択できるメリットは大きいだろう。
新プラットフォーム「SP7」「SP8」登場か？メモリとI/Oも大幅強化
Zen 6 EPYC「Venice」の登場に合わせて、新たなCPUソケット「SP7」および「SP8」が導入されるとの情報も浮上している。
- SP7プラットフォーム: ハイエンド向けのSP5ソケットの後継と目され、最大16チャネルのDDR5メモリをサポートし、1ソケットあたり最大6TBという広大なメモリ容量に対応する可能性がある。
- SP8プラットフォーム: エントリーおよびミドルレンジサーバー向けのSP6ソケットの後継とされ、こちらは12チャネルのDDR5メモリをサポートすると見られている。SP8プラットフォームではZen 6c構成で最大128コア、Zen 6構成で最大96コアといった製品が登場する可能性がある。
- PCIe Gen 5: 現行のEPYCプロセッサが持つ128レーンを超えるPCIe Gen 5レーンをサポートする可能性も示唆されており、高速なストレージやネットワークインターフェースへの対応力がさらに強化されるだろう。
- TDP (熱設計電力): SP7プラットフォームではTDPが最大600W程度に達するとの予測もあり、現行Zen 5世代の400Wから大幅に増加する可能性がある。一方、SP8プラットフォームでは350W～400W程度と、より電力効率を重視した設計になると見られている。このTDPの増加は、コア数や機能の向上に伴うものと考えられ、データセンターの冷却インフラにも影響を与える可能性がある。
これらのプラットフォームの進化は、AI、HPC（高性能コンピューティング）、大規模データベースといった、より多くのメモリ帯域とI/O性能を要求するアプリケーションの性能向上に大きく貢献するはずだ。
先進パッケージング技術の採用と期待される効果
加えて、AMDがZen 6において、TSMCの先進パッケージング技術（CoWoS-SやInFO_LSI、CoWoS-Lなど）を採用する可能性も報告されている。 これらの技術は、複数のチップレット（CCDやIODなど）を高密度かつ効率的に接続し、性能向上や消費電力削減に貢献する。EPYCプロセッサーは早くからチップレット設計を導入しており、次世代においてもその進化は続くと考えられる。
登場時期は2025年後半～2026年か？ Intelとの競争激化へ
「Venice」の市場投入時期については、2025年後半から2026年という見方が大勢だ。 いずれにせよ、今後1～2年の間にその姿を現す可能性が高いと言えるだろう。
その頃には、Intelも次世代Xeonプロセッサー「Diamond Rapids」や「Clearwater Forest」といった強力な対抗製品を投入していると予想され、データセンターCPU市場における両社の競争はますます激化することが必至だ。
Zen 6「Venice」が市場に与えるインパクト
今回のリーク情報が示すAMD EPYC「Venice」のスペックは、まさに驚異的と言うほかない。これが実現すれば、データセンターの性能密度、電力効率、そして処理能力は新たな次元へと進化するだろう。
最大256コアという圧倒的なコア数は、特に並列処理性能が求められるクラウドコンピューティングや大規模データベース、仮想化環境において絶大な威力を発揮するはずだ。また、最大1GBにも達するL3キャッシュは、メモリアクセスのボトルネックを大幅に軽減し、実効性能の向上に大きく寄与するだろう。TSMCの2nmプロセス採用による電力効率の改善も、データセンターの運用コスト削減という観点から非常に重要と言える。
近年、AI（人工知能）やHPC（高性能コンピューティング）の分野では、CPUに対する要求もますます高度化・多様化している。「Venice」が持つ高い演算能力と広帯域なメモリ、そして強化されたI/Oは、これらの分野においてもAMDの競争力をさらに高めることになるだろう。特に、CPUとGPU（AMD Instinctアクセラレータなど）を組み合わせたヘテロジニアスコンピューティング環境において、その真価を発揮することが期待される。
とは言え、今回のリークはあくまで初期情報であり、Zen 6アーキテクチャ自体の詳細（IPC向上率、新命令セットの有無など）や、IOD（I/O Die）の具体的な進化、セキュリティ機能の強化など、まだ多くの謎が残されている。また、これだけの高性能CPUを安定して供給するための製造体制や、実際の製品価格も気になるところだ。
AMD EPYC「Venice」は、データセンターの未来を大きく左右する可能性を秘めたプロセッサーであることは間違いない。今後のAMDからの正式発表、そして市場に登場するその日が待ち望まれる。
Sources
