TSMC、欧州新拠点でMRAM開発加速へ：5nm世代も見据え車載AIに照準

世界最大の半導体ファウンドリである台湾のTSMCが、欧州における事業展開の新たな一歩として、同社初となるデザインセンターをドイツ・ミュンヘンに設立すると発表したが、この「EUデザインセンター（EUDC）」は、急成長する車載半導体市場を筆頭に、産業機器、AI、通信、IoT分野のチップ設計をサポートする戦略拠点となる。特に注目されるのは、TSMCが次世代メモリ技術であるMRAM（磁気抵抗ランダムアクセスメモリ）の開発に注力し、将来的には5nmプロセスノードでの実現を目指している点だ。これは、自動車の「知能化」を支えるAIチップや先進運転支援システム（ADAS）の性能を飛躍的に向上させる可能性を秘めており、半導体業界の勢力図を塗り替える一手となるかもしれない。

欧州初の牙城、ミュンヘン「EUデザインセンター」設立の狙い

TSMCが2025年の第3四半期に開設を予定しているEUデザインセンター（EUDC）は、同社にとって台湾、米国、カナダ、中国本土、日本に続く世界で10番目のデザインセンターとなる。欧州に初の拠点を設ける背景には、巨大な市場と高度な技術集積地としての欧州の重要性がある。

特にドイツは、世界有数の自動車メーカーが集積する「自動車王国」であり、ミュンヘンはその中心都市の一つだ。TSMCがEUDCの主な焦点として「車載」を掲げているのは、まさにこの地の利を活かし、欧州の自動車メーカーや部品サプライヤーとの連携を深め、次世代の車載半導体開発で主導権を握ろうという明確な戦略の表れと言えるだろう。

EUDCは車載分野に留まらず、欧州が強みを持つ産業機器分野や、成長著しいAI、5G/6Gといった次世代通信、そしてIoT関連の半導体設計も幅広く支援する計画だ。これにより、TSMCは欧州市場の多様なニーズにきめ細かく対応し、グローバルな顧客基盤をさらに強固なものにすることを目指している。

次世代メモリの本命「MRAM」開発への野心：5nmへの挑戦

今回の発表でひときわ注目を集めているのが、TSMCの次世代メモリ技術、特にMRAMに対する野心的な取り組みだ。MRAMは、現在主流のフラッシュメモリに代わる不揮発性メモリとして期待されており、特に16nm以下の微細プロセスにおいてその真価を発揮するとされる。

MRAMとは何か？なぜ車載AI/ADASに不可欠なのか？

MRAM（Magnetoresistive Random Access Memory：磁気抵抗ランダムアクセスメモリ）は、データの記録に磁気を利用するメモリ技術である。従来のフラッシュメモリと比較して、書き込み速度が速く、書き換え耐性が非常に高く、消費電力が低いといった多くの利点を持つ。さらに、構造が比較的シンプルなため、微細化にも適している。

これらの特性は、高度な処理能力と絶対的な信頼性が求められる車載AIチップやADASにとって、まさに理想的だ。

例えば、自動運転システムでは、センサーからの膨大な情報をリアルタイムで処理し、瞬時に判断を下す必要がある。MRAMの高速アクセス性能は、この処理遅延を最小限に抑えるのに貢献する。また、頻繁なデータ書き換えが発生する環境でも、MRAMの高い書き換え耐性はその寿命を延ばし、システムの信頼性を高める。低消費電力であることも、バッテリーで駆動する電気自動車（EV）にとっては重要な要素となるだろう。

TSMCは、このMRAMを将来の車載半導体におけるキーテクノロジーと位置づけており、その開発ロードマップは以下の通りだ。

22nm MRAM: すでに量産体制に入っている。
16nm MRAM: 顧客による検証が可能な段階にあり、実用化が目前に迫っている。TSMCは2023年にNXPセミコンダクターズと協業し、16nm FinFET技術を用いた車載向け組み込みMRAMを提供すると発表している。
12nm MRAM: 現在開発が進行中である。

そして、今回の発表で明らかになったのが、TSMCがさらにその先を見据え、MRAM技術を5nmプロセスまで微細化することを計画し、そのスケーラビリティを検証しているという事実だ。これは、メモリ技術における大きな飛躍であり、実現すれば車載AIチップの性能を前例のないレベルに引き上げる可能性がある。

TSMCはMRAMと並行して、RRAM（抵抗変化型メモリ）の開発も進めている。28nmプロセスのRRAMはすでに車載アプリケーション向けに認定されており、12nm版も同様の厳しい車載品質要件を満たす見込みで、さらに6nm版も計画されているという。MRAMとRRAMは、それぞれ特性が異なるため、用途に応じて使い分けられたり、相補的に利用されたりすることが考えられる。

車載半導体市場への本気度：3nmプロセスも年内認定へ

TSMCの車載半導体市場にかける意気込みは、MRAM開発だけにとどまらない。同社はアムステルダムで開催した技術シンポジウムにおいて、最先端の3nmプロセスを2025年後半に車載用途向けに認定する見込みであると発表した。これにより、次世代の高性能な中央処理AIチップやADASチップの製造が可能になる。

特に車載グレードの「N3A」プロセスは、現在最終的な欠陥改善が進められており、自動車業界の厳格な品質規格であるAEC Q100 Grade 1の認定を取得し、2025年後半には生産準備が整う予定だ。

TSMCは、スマートカー向け技術として、先進的なパッケージング技術や、急な光量変化に対応できる高ダイナミックレンジ（HDR）を実現するLOFIC（Lateral Overflow Integration Capacitor）イメージセンサーなども紹介。このイメージセンサーは、100dBを超えるLEDフリッカーフリーのダイナミックレンジを実現し、光の性能を損なうことなく安全性を向上させるという。

同社の予測によれば、世界の半導体市場は2030年までに1兆ドル規模に達し、そのうち車載半導体が15%を占めるという。これはIoT分野の10%を上回る規模であり、データセンターおよびAI分野（45%、4500億ドル規模）に次ぐ重要な市場と位置づけられている。この成長市場を確実に捉えるため、TSMCは技術開発への投資を惜しまない構えだ。

技術的リーダーシップを追求：TSMCの広範なロードマップ

TSMCの技術的野心は、車載分野やMRAMに限定されるものではない。

IoT向け技術: バッテリー寿命の延長が鍵となるIoTデバイス向けには、動作電圧を現行の0.4Vからさらに引き下げることを目指す4nmプロセス「N4e」の探索的開発を開始。超低リークSRAMやロジック技術の開発も進めている。
最先端プロセスノード: A16（1.6nm相当）やA14（1.4nm相当）といった将来のプロセス技術に向けて、トランジスタ密度を大幅に向上させるCFET（Complementary FET：相補型電界効果トランジスタ）技術の研究開発を進めている。このCFETは、n型FETとp型FETを垂直に積み重ねることで、密度をほぼ2倍に高めることができるという。これらの次世代技術の生産拠点として、台湾の台中に「Fab 25」を年内に着工する計画だ。
ディスプレイ技術: 折り畳み可能なOLEDディスプレイやAR（拡張現実）グラスといった次世代ディスプレイ向けに、業界初となるFinFET高電圧プラットフォーム「16HV」を発表。従来の28HVと比較して、ディスプレイドライバーIC（DDIC）の消費電力を約28%削減し、ロジック密度を約41%向上させることが期待される。

TSMCの深謀遠慮

今回のTSMCの一連の発表は、同社の揺るぎない技術的リーダーシップと、将来市場を見据えた緻密な戦略を明確に示していると言えるだろう。

欧州初のデザインセンター設立は、単なる拠点増設以上の意味を持つ。それは、世界で最も要求の厳しい市場の一つである欧州の自動車メーカーや産業機器メーカーとの共創を深め、イノベーションを加速させるという強い意志の表れだ。特にMRAMのような次世代メモリ技術の開発において、顧客との初期段階からの緊密な連携は不可欠であり、EUDCはそのための重要なプラットフォームとなるだろう。

5nm MRAMへの挑戦は、極めて野心的であり、技術的なハードルも高いと予想される。しかし、これが実現すれば、AIチップの性能は飛躍的に向上し、自動運転技術の進化や、より高度なHMI（ヒューマン・マシン・インターフェース）の実現を大きく後押しする可能性がある。これは、単にメモリの性能が上がるという話ではなく、自動車という製品の概念そのものを変革し得るインパクトを秘めている。

TSMCがMRAMとRRAMという複数の次世代メモリ技術に同時に投資している点も興味深い。これは、将来のメモリ市場の不確実性に対応するためのリスクヘッジであると同時に、それぞれの技術の最適な応用分野を見極めようとする戦略的な動きとも解釈できる。

今回の発表は、日本の半導体産業にとっても他人事ではない。TSMCのような巨大企業が次々と革新的な技術を打ち出してくる中で、日本の企業がどのような戦略で競争力を維持し、独自の価値を提供していくのか、改めて問われることになるだろう。

Sources

eeNews Eurepe: TSMC looks to 5nm MRAM, plans first European design centre