AMDは、適応型SoC「Versal Premium Gen 2」にメモリを同じパッケージへ載せた「Memory on Package（MoP）」版を追加した。最大の変化は、外付けメモリを基板上に引き回して高速信号を成立させる設計から、32GBのLPDDR5Xをあらかじめパッケージに組み込む設計への移行にある。AMDは2026年末にサンプル提供を始め、2027年後半に量産出荷を始める計画を示している。
Versalは一般的なPC向けCPUやGPUとは異なり、FPGA由来のプログラマブルロジック、Arm CPU、ネットワークオンチップ、DSP、各種ハードIPを組み合わせる製品群だ。用途はクラウドからエッジまで広いが、今回のMoP版が狙うのは、通信、試験計測、映像処理、航空宇宙・防衛、物理AIのように、データ量が増える一方で基板面積、電力、温度、製品寿命の制約が厳しい領域である。
外付けメモリは容量や部品選定の自由度を残せる一方、高速配線、信号品質、電源品質、シミュレーション、検証という負担を基板設計側に課す。AMDのMoP版はその負担の大きい部分をパッケージ内へ移し、LPDDR5Xインターフェースを事前に検証した形で提供する。発表の意味は、帯域の増加と量産前の基板設計リスク低減の両方にある。
32GB LPDDR5Xを3製品に統合し、帯域は最大288GB/s
AMDが示したMoP版は、2VP3422、2VP3522、2VP3622の3製品である。いずれも32GBのLPDDR5Xと8基のx32コントローラーを備え、最大288GB/sのメモリ帯域を掲げる。Versal Premium Portfolio Product Selection Guideでは、標準版Versal Premium Gen 2のLPDDR5X帯域が最大273.1GB/s、DDR5帯域が最大204.8GB/sと示されており、MoP版はLPDDR5Xをパッケージ統合した製品として別枠に置かれている。
3製品の違いは、主にロジック規模、DSP、トランシーバー数にある。2VP3422は約256万システムロジックセル、117万2000 LUT、256Mbの合計RAM、6080基のDSPエンジン、56基のGTM2トランシーバーを持つ。2VP3522と2VP3622は約327万システムロジックセル、149万6000 LUT、327Mbの合計RAM、72基のGTM2トランシーバーを持つが、DSPエンジンは前者が2856基、後者が7616基と大きく異なる。
この構成は単一の演算器を速くする発表ではない。プログラマブルロジック、DSP、ネットワーク処理、暗号処理、CPU側の制御を一つの適応型SoC内で組み合わせ、そこへ32GBのパッケージ内メモリを足す構成である。映像処理や試験計測は連続データを止めずに処理する必要があり、ネットワーク機器や防衛向けシステムでは転送と暗号処理を並行して扱う。MoP版は、そうしたデータ移動の多い処理で外付けメモリ配線を設計の弱点にしにくくする。
PCIe 6.0とCXL 3.1でEPYC周辺のデータ移動も視野に入る
Versal Premium Gen 2 MoPは、2つのGen 6 x8構成のPCIe/CXLブロックを持つ。PCIe Gen 6は16レーン合計で最大2Tb/sの帯域を扱い、CXL 3.1はType 1、Type 2、Type 3のエンドポイントモードに加え、CXL接続メモリを使うホストモードにも対応する。AMDはEPYC CPUと組み合わせたデータ集約型アプリケーションを想定している。
CXL 3.1対応は、MoPに載る32GBのLPDDR5Xを超えて、外部のメモリ拡張やメモリプールへ接続する道を残す。組み込み機器や計測器では、すべてのデータを同じ速度、同じ距離、同じ寿命条件で扱う必要はない。パッケージ内LPDDR5Xで低遅延の作業領域を作り、CXL側でより大きなメモリ資源へつなぐ構成なら、基板上のDRAMを増やして面積と検証負担を広げる設計を避けやすい。
通信とセキュリティの機能も、この製品の性格を示している。統合600G Ethernetおよび100GマルチレートEthernetコアにより、最大3.1Tb/sのスケーラブルなEthernetスループットを掲げる。400G High-Speed Crypto EnginesはAES-GCM-256/128に対応し、エンジンあたり400GのMACsec、IPsec、バルク暗号処理を扱う。PCIe IDEも備え、外部へ置かれる通信装置や防衛用途で、データ移動と保護を同時に扱う設計に寄せている。
面積60%削減の価値は、狭い筐体より検証短縮に出る
AMDは、Versal Premium Series Gen 2 MoP 2VP3622と外付けメモリ構成の同等製品を比べ、基板面積を最大60%削減できるとしている。この数字は2026年4月の社内測定に基づくもので、すべての設計で同じ削減率になるわけではない。それでも、狭いフォームファクターで高速メモリを使う製品では、面積削減が部品配置の余裕、基板層数、配線長、熱設計、再設計リスクにまで波及する。
AMDの製品ページは、PCIeカード、PXI、3U VPXのような小型フォームファクターを明示している。3U VPXは防衛・航空宇宙系の堅牢な組み込みシステムで使われる規格群の一つで、VITA 46.0のVPX Baseline Standardは過酷な環境向けの高速相互接続を扱う。こうした市場では、基板を大きくして解決する選択肢が取りにくい。MoPの価値は、外観上の薄さより、決められた枠の中で帯域と信頼性を両立しやすくする点にある。
開発工数の面でも、MoPは設計者の作業範囲を変える。AMDは、パッケージ内のLPDDR5Xインターフェースを事前に設計・検証しているため、基板レベルのメモリ設計、シミュレーション、検証を減らせると説明する。既存のVivadoとVitisの開発フロー、プログラマブルロジック構造、NoCベースの設計方法は維持されるため、すでにVersal Premium Gen 2を扱うチームは、ツールチェーンを変えずにMoP版へ移る道を持つ。
HBMではなくLPDDR5Xを選ぶ理由は、15年以上の運用計画にある
AMDは今回のMoP版について、15年以上のライフサイクル支援と産業温度範囲を打ち出している。産業グレード動作として-40度から110度までを示し、15年以上のライフサイクル計画も掲げる。AMDは、LPDDR5Xと長期支援によって、HBMの短いデータセンター主導の更新サイクルから製品供給を切り離しやすくなると説明している。
ここでの比較はHBMの帯域そのものを否定する話ではない。AMDのDS950は、Versal HBMシリーズについて、1個または2個の4-high/8-high HBMスタックをシリコンインターポーザー上に統合し、最大32GBを提供する製品群として説明している。MoP版が選んだLPDDR5Xは、最大帯域を追うデータセンターGPUではなく、長期に保守される通信、計測、映像、防衛系の製品で、帯域、部品寿命、消費電力、実装面積の釣り合いを取るための選択だ。
ただし、長期支援の表現には境界がある。AMDの注記は、ライフサイクル目標が同社の製品プログラム目標とライフサイクル管理の実務に基づく一方、メモリを含む部品供給はサプライヤーのロードマップに左右されると説明している。つまり15年以上という数字は設計者がロードマップを組むための材料であり、個別部品の供給を無条件に保証するものではない。
Gen 2の拡張は進むが、MoPはまだ量産前の段階にある
DS950 v2.10の改訂履歴は、2026年6月29日付で2VP3422、2VP3522、2VP3622のPremium Series Gen 2 MoPデバイスを追加したと明記している。今回の発表は、Versal Gen 2の中でも高帯域・高接続のPremium側に、メモリ統合という選択肢を加えるものだ。標準のVersal Premium Series Gen 2はすでに出荷中で、MoP版はそこへ基板設計を軽くする別構成を足す。
未公表の点も多い。AMDは価格、消費電力、具体的な採用企業、量産時の供給規模を明らかにしていない。基板面積や性能比較の一部は社内測定・社内分析に基づき、製品データも予備的なものとして扱われている。サンプル提供が2026年末、量産出荷が2027年後半という予定である以上、顧客が実機設計でどこまで外付けメモリをMoPへ置き換えるかは、評価ボード、熱設計、供給条件、価格が揃ってから判断される。
それでも、今回の発表はAMDの適応型SoC事業にとって分かりやすい方向を示す。演算器の規模、ネットワーク、暗号、CXL、PCIeの機能を増やしても、狭い筐体と長い製品寿命を求める市場では使い切れない。メモリをパッケージへ移し、検証済みの形で届けることで、AMDはVersal Premium Gen 2を、長期運用するシステムで設計負担を下げやすい部品へ近づけようとしている。