Term

3Dスタッキング

別名: 3D積層, 3D Packaging

Overview

最終更新: 2026年7月9日

3Dスタッキングは、複数の半導体チップやダイを垂直方向に積み重ねて配置し、TSV(シリコン貫通電極)などの技術を用いて相互に接続するパッケージング技術である。水平方向に並べるよりも配線距離を短縮できるため、データ転送の高速化と消費電力の低減が可能になる。HBM(高帯域幅メモリ)の製造に不可欠な技術であり、プロセッサとメモリを統合する高度なコンピューティング基盤の構築に寄与している。

Mentioned Articles

1 件

External Mentions

10 件