TSMCの2nmプロセス（N2）で導入される設計最適化技術。設計者が同じブロック内で高性能、低消費電力、高密度といった異なる特性のセルを混在・最適化することを可能にし、チップ全体の性能と効率を最大化する。
TSMCはA13プロセス技術を発表したが、これはA14の後継ではなく、A14をベースにした縮小版と位置付けられている。A13はA14との完全後方互換を保ちつつ6%の面積削減を実現し、顧客の設計移行負担を抑えることを重視した派生ノードである。この発表は、A12やN2U、先進パッケージ技術と合わせて、TSMCが先端ロジックと先進パッケージの全体的な更新周期を提示していることを示している。
2025年11月27日、テクノロジー業界の視線はTSMCが開催した「Open Innovation Platform (OIP) Ecosystem Forum」に注がれていた。AI需要が爆発的に拡大し、計算資源への渇望 […]
TSMCは、2024年度のテクノロジーシンポジウムにおいて、新たに1.6nmプロセス「A16」を発表したが、同社はこのA16において、初のBSPDN（Back Side Power Delivery Network）の実 […]
