CoWoS

CoWoS（Chip-on-Wafer-on-Substrate）とは、TSMCが提供する2.5Dパッケージング技術であり、複数の半導体チップをシリコンインターポーザ上に並べて搭載し、それをパッケージ基板に接続することで高密度・高帯域幅の相互接続を実現する。AI向けアクセラレータとHBM（高帯域幅メモリ）の組み合わせに代表されるように、演算チップとメモリを物理的に近接配置することで、従来のオフパッケージ接続では不可能な帯域幅と電力効率を両立できる点が特徴だ。

技術的位置づけ

CoWoSはTSMCの先端3D Fabric技術群の一部を構成し、チップレット設計の普及と生成AI需要の急拡大を背景に需要が急増している。シリコンインターポーザを用いることで、チップ間の接続ピッチを微細化し、大量の信号ラインを短距離で引き回すことが可能になる。この特性がNVIDIAのAI向けGPUをはじめとする大規模演算チップに不可欠な要素となっており、TSMCの先端パッケージング事業における中核的な収益源となっている。一方で、シリコンウエハーを用いるため大型パッケージへの拡張に制約があること、またウエハーの円形という形状上、材料利用率に構造的な課題を抱えることも指摘されている。

競合技術との関係

Intelが提供するEMIB（Embedded Multi-die Interconnect Bridge）はCoWoSと同じ2.5D接続系の技術として比較されることがある。2026年6月にはSK HynixがIntelのEMIBを評価中であることが明らかになったが、Citiのアナリストは両技術のパッケージングエコシステムが根本的に非互換であると指摘しており、TSMCの主力受注への影響は限定的との分析を示した。ABF基板の生産能力がボトルネックとなる構造的な問題も、競合技術による代替を困難にしている要因の一つとされている。

主要な動向

2026年以降、CoWoSに関連する複数の動向が注目を集めている。まず、AIチップの大型化に伴うCoWoSのコスト高騰が課題として浮上しており、2026年6月の記事では有機基板に代わるガラス基板技術の商用化（2027年頃が見込まれる）を後押しする要因の一つとして取り上げられた。TSMCやIntel、韓国メーカー各社がガラス基板の開発を加速させており、コスト削減や熱対策、高密度接続を実現する次世代基板として期待されている。

2026年6月には、TSMCが角型パネルを用いる新技術CoPoS（Chip-on-Panel-on-Substrate）の開発を加速していることも報じられた。CoPoSは従来の円形ウエハーではなく角型パネルを用いることで材料利用率を高め、コストを抑えることを狙いとしており、2028年頃の量産開始が期待されている。ただし、CoPoSはCoWoSをすぐに置き換えるものではなく、巨大AIパッケージの需要に対応する別ルートとして位置づけられている。

AMDのZen 7（2028年投入予定）でも、AI向けGPUに集中するTSMC CoWoSの供給リスク回避を目的として、パネル単位でパッケージングを行うFOPLP技術の採用が検討されていることが2026年5月に伝えられた。CoWoSの供給ひっ迫がチップ設計側の意思決定に直接影響を与えている実態が示されている。

生成AI需要を受けたTSMCの先端パッケージング不足は、ファウンドリ市場全体にも波及しており、2026年6月にはGoogleがIntelに大規模なTPU製造を発注したことが報じられた。IntelはCoWoSとは異なる独自のパッケージング技術を強みとしてファウンドリ市場での再起を図っており、AI半導体の供給網においてCoWoSを軸としたTSMC一極集中への対応が業界全体の課題となっている。