2026年1月、東京ビッグサイトで開催されたエレクトロニクス製造・実装技術展「ネプコン ジャパン 2026」において、Intelはが、これまで「実験室レベル」あるいは「開発中止の噂」さえ囁かれていた次世代パッケージング技術、「ガラスコア基板（Glass Core Substrate）」の実用化フェーズへの移行を示唆する展示を行った。

会場で公開されたのは、78mm×77mmという巨大なフットプリントを持つ実物大のプロトタイプであり、さらに同社の切り札である2.5次元実装技術「EMIB（Embedded Multi-die Interconnect Bridge）」をガラス基板上に統合したものだった。これはNVIDIAやAMDが支配するAIアクセラレータ市場に対し、Intel Foundryが「物理的限界の突破」を武器に殴り込みをかけた瞬間と言えるだろう。

AD

「有機基板の限界」を超えるガラスの物理特性

(Credit: Intel Corporation)

なぜ今、ガラスなのか。その答えは、AIチップの巨大化に伴う「反り（Warpage）」と「配線密度」の物理的限界にある。

現在、TSMCのCoWoS技術に代表される先端パッケージングでは、シリコンインターポーザや有機ビルドアップ基板が用いられている。しかし、チップサイズがレチクルサイズ（露光装置の照射範囲）の2倍、3倍と拡大するにつれ、従来の有機材料（プラスチック樹脂）では熱による伸縮で基板が反り返り、接合不良を引き起こす問題が深刻化していた。

Intelが提示したガラスコア基板は、この課題に対する回答だ。ガラスはシリコンに近い熱膨張係数（CTE）を持ち、熱を加えても寸法が狂いにくい。また、表面が極めて平滑であるため、有機基板よりも微細な回路形成が可能になる。

解剖：10-2-10層構造「Thick Core」の正体

ネプコン ジャパンで公開されたスライドと実物サンプルから、Intelのガラス基板の驚くべき内部構造が明らかになった。コードネームやマーケティング用語ではなく、以下のエンジニアリング・スペックがその本気度を物語っている。

  • 10-2-10 スタック構造:
    中心に配置されたガラスコアを挟むように、上面に10層、底面に10層の再配線層（RDL）が積層されている。合計20層ものビルドアップ層を持つことで、複雑極まるAIチップの信号ルーティングを処理する。
  • ガラスコアの厚み:
    800μm（0.8mm）。これは「Thick Core（厚膜コア）」に分類される。薄すぎるガラスはハンドリングが難しいが、この厚みを持たせることで機械的強度を確保し、データセンター向けの巨大パッケージにおける剛性を担保している。
  • 45μm バンプピッチ:
    有機基板では困難な微細ピッチを実現。これにより、チップと基板間のI/O密度を劇的に向上させている。
  • シリコン実装面積:
    約1,716mm²（レチクルサイズの約2倍）。巨大なGPUダイやHBM（広帯域メモリ）を複数搭載するための広大な不動産を、極めて高い平坦性で提供する。

開発中止説を一蹴した「SeWaRe」の克服

業界関係者を最も驚かせたのは、スペックそのものよりも、Intelが「No SeWaRe」と明言した点にある。

「SeWaRe」とは、ガラス基板製造における最大の悪夢、すなわちダイシング（切断）やハンドリング工程で発生する微細なクラック（ひび割れ）や欠けを指す隠語的表現だ。ガラスは脆性材料であり、わずかなマイクロクラックが熱サイクル試験中に破滅的な割れへと成長する。

一時期、Intelからガラス基板開発のキーマンがSamsungへ流出したことなどを背景に、「Intelはガラス基板の歩留まり向上（SeWaRe対策）に失敗し、計画を凍結した」という観測が流れていた。しかし、今回の展示において「No SeWaRe」を強調したことは、材料科学的なアプローチか、あるいは特殊な加工プロセスの確立によって、この脆性問題をクリアし、量産に耐えうる堅牢性を確保したという勝利宣言に他ならない。

AD

戦略的統合：EMIB × ガラスの破壊力

Intelの真の狙いは、ガラス基板単体ではなく、そこにEMIBを埋め込んだことにある。

EMIBは、シリコンダイ同士を接続するための小さなシリコンブリッジを基板に埋め込む技術だ。従来のシリコンインターポーザ（CoWoS-Sなど）は、高価なシリコンウェハーを基板全体に敷き詰める必要があり、面積が大きくなるほどコストが指数関数的に跳ね上がる欠点があった。

ガラス基板という「平坦かつ巨大な土台」の中に、必要な部分にだけEMIBを埋め込むアプローチをとることで、Intelは以下の2つを同時に実現しようとしている。

  1. スケーラビリティの確保: インターポーザのサイズ制限（レチクルリミット）を受けず、物理的に許す限り巨大なパッケージを作成可能。
  2. コストと性能のバランス: 高価なシリコン接続（EMIB）と、安価で高速なガラス貫通電極（TGV）による配線をハイブリッドで提供。

これは、次世代のマルチチップ構成のAIアクセラレータにとって、TSMCのCoWoSに対する強力な対抗軸となるアーキテクチャである。

サプライチェーンへの波及：味の素（ABF）との共存

ガラス基板の登場は、既存の材料サプライヤーを排除するものではない。むしろ、より高度な「共存」を強いている。

ガラスコアの上層・下層には、依然として絶縁樹脂層が必要であり、ここには業界標準である味の素ビルドアップフィルム（ABF）が使用され続ける。実際、SemiVisionのリポートによれば、味の素はガラスクロスとプライマー層を強化した次世代材料「ABF-GCP」を投入し、ガラス基板や大型有機基板の信頼性向上に寄与している。

しかし、構造は複雑化の一途をたどっている。ガラス、銅、ABF樹脂、そしてスティフナー（補強材）。それぞれの熱膨張係数（CTE）が異なる素材を組み合わせるため、わずかな設計ミスが致命的な反りや破断を招く。「CTE協調設計（CTE co-design）」と呼ばれる、材料メーカーとファウンドリが一体となった開発体制が、これまで以上に重要になっている。

AD

2026年は「ガラス実装元年」となるか

NEPCON Japan 2026での展示は、Intelのガラス基板技術がR&Dのフェーズを抜け、製品ロードマップに組み込まれる実用段階に入ったことを示唆している。

「10-2-10層構造」「EMIB統合」「SeWaReフリー」という具体的な解は、NVIDIAやAmazon AWS、Googleといったハイパースケーラーに対し、「TSMCのキャパシティ不足や技術的制約に縛られる必要はない」というIntel Foundryからの強力な営業カードとなる。

かつてムーアの法則はトランジスタの微細化が牽引していた。しかし今、その主戦場はパッケージング技術に移っている。Intelが示した「ガラスの底力」は、AI半導体の進化速度を物理層から再加速させるトリガーとなるだろう。

Sources