私たちの住む社会は、見えない最適化問題の網の目の上で動いている。スマートフォンの基板に無数の電子回路をどう配線するか。数千台の配送トラックが都市の渋滞を避けてすべての顧客を回る最短ルートはどれか。あるいは、刻々と変動する金融市場においてリスクを最小化しリターンを最大化するポートフォリオをどう組むか。これらは「組合せ最適化問題」と呼ばれる。選択対象が少し増えるだけで、組み合わせの総数は容易に宇宙に存在する原子の数を超え去り、既存のコンピュータの処理能力を圧倒する。
この計算量の爆発に対抗するため、人類は半世紀以上にわたって集積回路を微細化し、CPUのクロック周波数を引き上げてきた。だが、そのムーアの法則も物理的な限界を迎えつつある。次なる希望として巨額の投資が集まっているのが、量子アニーラーに代表される量子コンピュータである。量子の重ね合わせ状態を利用して複数の解を同時に探索するこのアプローチは、理論上は完璧な突破口に見える。
しかし、現実の壁は予想以上に高い。実用的なレベルでの優位性の証明は依然として困難を極めている。量子ビットは外界の熱や電磁波のノイズに対して極めて脆弱であり、その繊細な状態を維持するために、宇宙空間よりも冷たい絶対零度に近い極低温環境を維持し続けなければならない。さらに、扱う問題の変数が大きくなると、量子アニーラーは制約を満たす「実行可能な解」を返すことすら難しくなる。膨大な電力を使って装置を冷却し、それでも現実の巨大な問題の前では安定性を欠いてしまうのが、現在の量子ハードウェアが直面している構造的なジレンマである。
室温の熱揺らぎを「計算資源」へ反転させる
極低温環境という制約に縛られず、かつ従来のCPUのように力任せに電力を浪費しない現実的なアプローチはないのか。シンガポール国立大学（NUS）のYang Hyunsoo教授率いる研究チームが提示したのは、「ノイズを排除する」のではなく「ノイズを計算の動力源として飼い慣らす」という全く逆のパラダイムだった。
研究チームが着目したのは、次世代の不揮発性メモリ（MRAM）としてすでにスマートフォンやIoT機器で実用化が進んでいる「スピン伝達トルク磁気トンネル接合（STT-MTJ）」というナノスケールの電子部品である。
MTJは、2つの強磁性体の層の間に極薄の絶縁層を挟み込んだ構造を持つ。一方の層は磁気の向きが固定されているが、もう一方の層（フリー層）は外部からの入力によって磁気の向きを反転させることができる。この2つの層の磁気の向きが平行か反平行かによって、トンネル効果を通り抜ける電子の量が変わり、素子の電気抵抗が劇的に変化する。
従来のメモリとして使う場合、この磁気の向きは確実に固定されていなければならない。熱によるわずかな揺らぎで勝手に磁気が反転してしまえば、記録されたデータが消去されてしまうからだ。半導体産業はこの「熱揺らぎ」を敵とみなし、徹底的に排除しようと心血を注いできた。しかし研究チームは、この室温下で発生する熱による確率的なスイッチング現象を、良質な真の乱数生成器（p-bit）として積極的に利用した。
このp-bitの振る舞いは、以下の更新ルールによって支配される。
ここで、 は $i$ 番目のスピン（+1または-1の状態）を指す。この数式は、周囲の条件に完全に縛られるのではなく、あえてサイコロを振ってランダムな行動（関数）を許容するという意思決定のルールを表している。そして、その判断の基準となる入力信号 は次のように定義される。
それぞれのスピンが外部からの局所的なバイアス（）と、他のスピンから受ける相互作用（）を足し合わせ、逆温度パラメータ（）によって全体のエネルギー状態を評価していることを意味する数式だ。
これらを組み合わせることで、各物理デバイスは決定論的な0か1かではなく、入力信号に応じて「1になる確率」が連続的に変化する確率的ビットの役割を担う。この確率的な揺らぎこそが、複雑な地形（エネルギーランドスケープ）に隠された一番深い谷底（最適解）を探索するためのエンジンとなる。
CPUと量子アニーラーを置き去りにする実証データ
このSTT-MTJベースの確率的プロセッサが現実の課題に対してどれほどの威力を持つのか。研究チームは『Nature Communications』に発表した第1の論文で、計算負荷が極めて高い「二次割当問題（QAP）」を用いて性能を検証した。
144個のチューナブル乱数生成器を超並列アーキテクチャに統合したプロセッサは、標準的なCPUでの実装と比較して3.2倍の高速化を達成しつつ、消費電力を58.3%削減することに成功した。
さらに注目すべきは、最先端のD-Wave量子アニーラーとの直接比較において現れた結果である。最適化問題の規模（扱う変数の数）が拡大するにつれて、D-Waveの量子アニーラーは制約条件を満たす実行可能解を出力することに苦戦し始めた。ハードウェア由来のノイズや量子ビット間の結合精度の限界により、量子状態を維持する限界を超えてしまったためだ。対照的に、室温で動作するSTT-MTJプロセッサは、テストされたすべてのデータセットにおいて、安定的かつ一貫して高品質な実行可能解を返し続けた。
| 評価軸 | 従来のCPU（SA実装） | D-Wave 量子アニーラー | 本研究のSTT-MTJプロセッサ |
|---|---|---|---|
| 動作環境 | 室温 | 極低温（数十ミリケルビン） | 室温 |
| 乱数の質 | 擬似乱数（アルゴリズム生成） | 量子揺らぎ | 真の乱数（熱揺らぎの物理現象） |
| システム消費電力 | 極めて大きい | 冷却装置含め極めて大きい | 非常に小さい（MRAM技術の応用） |
| 大規模問題での安定性 | 処理時間の爆発的な増加 | 実行可能解の喪失・エラー増加 | 一貫した高品質解の出力 |
ソフトウェアの足かせを外す「グラフ彩色」による並列化
ハードウェアの物理的なポテンシャルを引き出すためには、アルゴリズム側の壁も越えなければならなかった。確率的な探索手法の代表格であるギブスサンプリング法は、数学的な正確性を保証するために「1つのビットを更新する間、他のすべての情報を最新に保つ必要がある」という厳格な制約を持つ。これは、いくら数百個の物理デバイスを用意しても、結局は1つずつ順番に更新（直列処理）しなければならないという致命的なボトルネックを生んでいた。
研究チームが第2の論文で発表した250個のMTJを用いたシステムでは、この直列更新の縛りを「グラフ彩色アルゴリズム」によって鮮やかに打ち破った。
最適化問題をネットワーク（グラフ）として表現したとき、直接結びついていないノード同士であれば、同時に状態を更新しても数学的な矛盾は生じない。研究チームはネットワークの各ノードを色分けし、互いに影響を及ぼさないノードの集団（クラスタ）を独立させ、並列で一斉に更新する手法を実装した。これにより、ハードウェアを一切追加することなく、接続が疎なグラフの問題において探索速度を10倍に跳ね上げることに成功した。
「古典の群れ」による量子トンネル効果の模倣
さらに研究チームは、この並列ハードウェアの上で「シミュレーテッド量子アニーリング（SQA）」を走らせる実験を行った。
通常のシミュレーテッドアニーリング（SA）は、1つの探索者が広大な山脈を歩き回り、熱によるトランポリンのような振動の助けを借りながら、局所的な谷から抜け出して最も深い谷底を探す作業に似ている。一方、SQAでは複数の探索者（レプリカ）を同時に山脈へ放ち、それぞれの探索者の間に「横磁場」と呼ばれる見えないロープ（相互作用）を結びつける。
このレプリカ間の相互作用の強さは、時間とともに徐々に強められていく。最初はバラバラに探索していたレプリカたちが、互いの位置情報を共有し合いながら、最終的に一つの最も深い谷底へと引き寄せられるように重なっていく。量子の世界で起きるトンネル効果（エネルギーの壁をすり抜ける現象）を、古典的なシステム上で模倣する巧妙な手法である。
実験の結果、このSQAの実装により、従来のSA単体での探索と比較して、導き出される解の品質が20倍も向上することが証明された。また、このレプリカ間の情報交換は、個々のMTJデバイスが持つ製造上の微小な個体差を吸収する一種のエラー訂正機能も果たし、システム全体の堅牢性を飛躍的に高める結果をもたらした。
既存インフラへの接続と産業界へのインパクト
本研究の真の価値は、実験室レベルの物理現象の証明にとどまらず、産業応用への明確な道筋を示している点にある。STT-MTJは、すでに半導体産業においてMRAMとして大量生産体制が確立されている技術である。既存のCMOS（相補型金属酸化膜半導体）製造プロセスとの親和性が極めて高く、シリコンウェハーの上に集積することが容易だ。これは、新たな巨大工場を建設することなく、既存のサプライチェーンをそのまま転用して数百万素子規模（メガビット級）の確率的プロセッサを量産できることを意味する。
産業界が直面する現実は厳しい。量子ハードウェア企業が極低温を維持するための巨大な冷凍機やノイズ対策に巨額の資金を投じ、クラウド経由でのみサービスを提供する一方で、現場の企業が求めているのはエッジデバイスやオンプレミス環境で手軽に稼働する安価で省電力な最適化装置である。
例えば物流業界では、刻々と変わる交通状況に合わせて数万台の配送車両のルートをリアルタイムで再計算する必要がある。金融業界では、高頻度取引（HFT）のアルゴリズムにおいてミリ秒単位でリスクを分散するポートフォリオを構築しなければならない。通信インフラにおいては、5Gや次世代6Gのネットワークトラフィックを基地局間で動的に割り当てるタスクが待っている。これらの現場において、クラウドへの通信遅延や膨大な計算コストは致命的となる。室温で動作し、スマートフォンにすら搭載可能な低消費電力のスピントロニクスチップは、これらの産業におけるボトルネックを一掃する可能性を秘めている。
「乱数をエラーの源として扱うのではなく、計算の資源として利用するのです」と、両論文の筆頭著者であるYang Shuhan氏は語る。
チームは現在、決定論的な計算を担うデジタルチップと、乱数生成を担うスピントロニクスチップを一つの基板上で連携させる「チップレットアーキテクチャ」の開発を見据えている。世界が切望する真の実用的な最適化技術は、絶対零度に閉ざされた静寂の空間ではなく、室温で絶えず揺らぎ続けるナノスケールの磁石の中に潜んでいる。