TSMCの先端パッケージングで、CoWoSの次を担う候補としてCoPoSへの関心が強まっている。Wccftechは6月20日、工商時報の台湾発記事を基に、TSMCがCoPoSとガラスコア基板の開発を加速していると伝えた。見出しだけを見ると、CoPoSがCoWoSを置き換える話に読める。しかしTSMCの公式資料と同社幹部の直近発言を合わせると、より実態に近い構図は別にある。TSMCは現行のCoWoSをなお伸ばしながら、巨大AIパッケージ向けにパネルレベルの第二経路を準備している。
背景にあるのは、AIアクセラレータの競争軸が前工程の微細化だけでは済まなくなったことだ。GPUやASICにHBMを近接配置するには、ロジックダイ、メモリ、インターポーザ、基板を一つの巨大なパッケージとして成立させる必要がある。TSMCは公式の3DFabricページで、クラウド、ビッグデータ、AI学習、AI推論などの負荷が増え、パッケージングが性能、機能、コストに直結する技術になったと説明している。CoPoSを巡る今回の話題は、まさにその現実が量産ラインの形にまで及び始めたことを示す。
CoWoSは終わる技術ではなく、なおTSMCの主力である
TSMCのCoWoSは、AIとスーパーコンピューティング向けの中核的な2.5Dパッケージング技術である。公式ページでは、CoWoS-Sが大きなシリコンインターポーザ上でロジックチップレットやHBMキューブを高密度に接続し、最大3.3倍レチクル、約2700平方ミリメートルのインターポーザに対応すると説明されている。さらに3.3倍を超える大型構成には、RDLインターポーザを使うCoWoS-Rや、ローカルシリコンインターコネクトを組み込むCoWoS-Lが用意されている。
この公式説明だけでも、CoWoSがすでに複数の方式へ分岐しながら大型HPC製品に対応していることが分かる。CoWoS-Rは最小4マイクロメートルピッチ、2マイクロメートルの線幅・間隔を持つRDL配線を使う。CoWoS-LはRDLベースのインターポーザと局所的なシリコン接続を組み合わせ、さらに大きなHPC製品の設計自由度を高める。
TSMCの事業面でも、CoWoSの価値は弱まっていない。2026年第1四半期の決算説明会で、HPCは売上の61%を占めた。TSMCは2026年の設備投資を520億から560億ドルのレンジ上限側へ寄せるとし、AIとHPC向け需要が強く、供給はなお逼迫していると説明した。つまり、CoPoSが話題になっているのはCoWoSが不要になったからではない。CoWoSがAI需要を支えすぎているため、さらに大きなパッケージをどう安く、多く、安定して作るかが次の問題になっている。
Tom's HardwareがTSMCの欧州Technology Symposiumで聞いたKevin Zhang氏の発言も、置き換え論をそのまま受け取れない理由になる。同氏は、パネルレベル工程は少なくとも当初、CoWoSのようなウエハーレベル工程と同じ配線密度や工程成熟度を持たないと説明した。あわせて、TSMCにはCoWoSを14倍レチクル級まで伸ばす余地があり、ウエハーレベル統合で多数の大きなダイをまとめる道も残っているとした。CoPoSはCoWoSの即時後継ではなく、製品構成に応じて選ぶ別の経路として見た方がよい。
CoPoSの狙いは、円形ウエハーの端で失われる面積を取り戻すことだ
CoPoSが注目される理由は、パッケージの巨大化が円形ウエハーの使い方と相性を悪くしているためである。大型のAIパッケージは正方形または長方形に近い面積を必要とする。これを300ミリメートルの円形ウエハー上に並べると、端の部分に使えない領域が増える。パッケージ面積が拡大するほど、同じウエハーから取れる数は減り、1個あたりの実装コストも上がりやすい。
CoPoSはChip-on-Panel-on-Substrateの名前通り、パネルレベルの生産形式を使う構想である。工商時報は、TSMCが短期的には310×310ミリメートル基板サイズに焦点を当て、2026年を設備・材料サプライヤーの検証期、2027年を試作期、2028年後半を正式量産の目標としていると伝えた。ガラスコア基板を本格的に組み込む時期は、その後の2030年以降とされる。
ここで数字として目を引くのが、面積利用率である。同記事で台湾経済研究院の劉佩真氏は、CoPoSが円形から方形へ移ることで、12インチ円形ウエハーで70%未満だった材料利用率を90%超へ高められると分析している。TSMCが公式に確認した数字ではないが、パネル化の経済的な意味を説明するには分かりやすい。円形ウエハーの端で失う面積を減らせれば、同じ材料と工程から得られる有効パッケージ数が増える。
TSMCの魏哲家会長も、6月4日の株主総会でCoPoSの進捗に触れている。Economic Dailyが伝えた発言によると、TSMCは新世代CoPoSの試験生産ラインをすでに整備しているが、大規模な量になるにはなお時間が必要で、約2から3年後により大きな規模へ進むとの見方を示した。これは2027年試作、2028年後半から2029年前半の量産立ち上げという市場観測とおおむね重なる。
ガラスが必要になるのは、面積だけでなく反りと配線も限界に近づくからだ
CoPoSの話題にガラスが重なるのは、パネル化だけでは大型パッケージの問題を解けないためである。巨大なAIパッケージでは、加熱工程で基板が反る、配線が長くなって信号品質が落ちる、ダイと基板の熱膨張差が接合部に負荷をかける、といった問題が積み重なる。従来の有機基板は量産実績がある一方、パッケージが大きくなるほど反りと寸法安定性の問題が重くなる。
Intelの公式発表は、ガラス基板がなぜ次世代パッケージで注目されるかをよく示している。Intelは2023年、ガラス基板を10年以上研究してきたとし、データセンター、AI、グラフィックスのような大判で高速な用途にまず導入すると説明した。ガラスは有機基板に比べて熱的・機械的安定性が高く、パターン歪みを50%減らし、基板内の配線密度を10倍に高められる可能性があるという。
工商時報の記事でも、CoPoSにガラスコア基板を組み込むことで反り指標が16%改善し、インダクタンスや抵抗値を下げられるとの分析が紹介されている。この数字もTSMC公式値ではない。ただし方向性は、Intelのガラス基板説明やTrendForceの技術解説と整合する。TrendForceは、有機コア基板の熱膨張係数がシリコンとずれやすい一方、ガラスはシリコンに近い範囲へ合わせやすく、低誘電率・低誘電損失と高い平坦性も持つと説明している。
注意したいのは、ガラス基板という言葉が一種類の技術を指しているわけではないことだ。TrendForceは、ガラスコア基板とガラスインターポーザを分けて説明している。前者は基板のコア層をガラスに置き換える経路で、後者はシリコンインターポーザに近い役割をガラスで担う経路である。CoPoSではまずガラスキャリアやパネル形式が絡み、将来のガラスコア基板やガラス材インターポーザとは段階が異なる。ここを混ぜると、2028年のCoPoS量産目標と2030年以降のガラスコア基板量産が同じ意味に見えてしまう。
量産の壁は、TGV、反り、微小亀裂、熱である
CoPoSとガラスの難しさは、材料特性が優れているだけでは量産技術にならない点にある。工商時報は、ガラスは脆性材料であり、微小な亀裂が大きな欠陥へ広がりやすいと指摘している。ガラス基板に信号や電源を通すには、TGVと呼ばれるガラス貫通ビアの形成が必要になる。穴あけ、エッチング、めっき、ダイシングの各工程で欠陥を抑えなければ、パッケージ全体の信頼性が落ちる。
TrendForceの技術解説は、この量産リスクをSeWaReという言葉で説明している。これは加工中に生じる背面側の微小亀裂を指し、ドリリングやダイシングの段階で起きやすい。ガラスは硬く、寸法安定性に優れる一方で、いったん微小亀裂が入ると後工程のテストや組み立てで破断につながる恐れがある。TGVの形成、樹脂層の積層、シード層形成、めっき、検査、仮接合・剥離まで、専用の装置と材料サプライチェーンが成熟しなければならない。
熱の問題も残る。ガラスは有機材料より寸法安定性や電気特性で有利な面があるが、シリコンに比べると熱を逃がす力は弱い。AIパッケージは高い消費電力で動き、HBMとロジックが近接する。反りを抑え、配線を高密度化できても、熱をどう外へ逃がすかは別の設計問題として残る。ガラスがCoPoSの量産を自動的に成功させるわけではない。
この点で、TSMC幹部がパネル工程の未成熟さを強調した意味は大きい。ウエハーレベル工程は、前工程で育った露光、エッチング、成膜、検査の精度を活用できる。パネルレベル工程は大きな面積を扱えるが、同じ精度と歩留まりを大判パネルで再現するには装置、材料、搬送、検査を作り込む必要がある。CoPoSの価値は面積を広げることにあるが、その面積を良品として使い切る技術がまだ勝敗を決める。
TSMCの狙いは、CoWoS一本足からの脱却ではなく選択肢の拡張だ
TSMCがCoPoSを急ぐ理由は、CoWoSを捨てるためではない。むしろ、AI需要が強すぎることで、CoWoS、SoIC、InFO、将来のCoPoSを含む3DFabric全体の重要性が増している。TSMCの公式Advanced Packaging Servicesページは、3DFabricを前工程と後工程の技術を含む統合的なパッケージング技術群として説明し、基板、メモリ、材料サプライヤーとの協業で時間短縮を図るとしている。
工商時報は、TSMCが嘉義の先進封測7廠や子会社VisEraを通じてCoPoS実験線を設ける可能性を伝えた。CNAは4月12日の記事で、TSMCが台湾の既存8インチ工場を先進パッケージングへ転用する可能性、嘉義AP7がCoPoS、SoIC、WMCMを統合する可能性、アリゾナの先進パッケージング施設が2028年以降に立ち上がる見通しを紹介している。これらは市場分析やサプライチェーン情報を含むため、すべてがTSMCの確定計画ではない。それでも、台湾と米国で先進パッケージングの受け皿を増やす計画・観測が相次いでいることは、CoPoSが単独の研究テーマではなく量産網の一部として扱われ始めたことを示す。
その意味で、今回のCoPoS報道から読むべき変化は、「CoWoSの終わり」ではない。AIチップのパッケージが大きくなりすぎ、円形ウエハーの面積効率、シリコンインターポーザのサイズ、基板の反り、HBMとの接続密度、サプライチェーンの成熟度が一つの量産問題として結びついたことだ。TSMCはCoWoSのロードマップを進めながら、パネルレベルのCoPoSで別の製造経路を作ろうとしている。
次の2年で見るべき点は、名前ではなく数字である。310×310ミリメートルの初期パネルがどの歩留まりで動くか。2027年の試作が顧客の設計判断に使える段階まで進むか。2028年後半の量産目標が、実際の出荷能力として意味を持つか。2030年以降のガラスコア基板が、TGV、微小亀裂、反り、熱の問題を越えられるか。CoPoSがCoWoSを置き換えるかどうかより、TSMCが巨大AIパッケージの選択肢をどれだけ実用的に増やせるかが、AIインフラの供給制約を左右する。