Samsungが2013年に24層のV-NANDを製品化してからわずか13年で、業界は332層、さらには400層超へと到達した。層数の競争は激しさを増す一方で、ある疑問が浮上し始めている。層を多く積めば、本当に密度も高くなるのだろうか。キオクシアとSandiskは2026年8月、その問いに一つの答えを出した。
層数の競争が見落としてきた「面積密度」という尺度
3D NANDの性能を語るとき、メーカーは「何層積んだか」を前面に出す。層数は分かりやすい指標であり、技術力の象徴だ。だが、データセンターの運用者が最終的に気にするのは、シリコンウェハ1枚から何ビットのデータを取り出せるか、つまり面積密度(Gb/mm²)である。
層数と面積密度は比例しない。1個の記憶セルに何ビット記録するか(TLCなら3bit、QLCなら4bit)、セルを平面方向にどれだけ詰め込めるか(ラテラルスケーリング)、そして周辺回路をどこに配置するかが、密度を決める3つの変数だからだ。
Samsungの第10世代V-NAND(V10)は400層超を誇るが、TLC(3bit/cell)構造のため面積密度は28 Gb/mm²にとどまる。一方、キオクシアとSandiskのBiCS10 QLCは332層でありながら、4bit/cell記録と平面方向の微細化を組み合わせ、37 Gb/mm²に達した。層数で2割少ないのに密度で3割勝る。この逆転が起きた仕組みを以下に追う。
CBA技術が可能にした「層数より密度」の戦略
BiCS10の密度向上を支えるのは、キオクシアとSandiskが第8世代から導入したCBA(CMOS directly Bonded to Array)アーキテクチャだ。従来の3D NANDでは、メモリセル配列とその駆動回路(デコーダ、センスアンプ、電圧発生器など)を同じウェハ上に形成していた。CBAはこの二つを別々のウェファーで製造し、高精度なウェファー間接合で貼り合わせる。
これによって、それぞれのウェハーを最適なプロセス条件で作れるようになる。メモリ配列側は積層に専念し、CMOS回路側は先端ロジックプロセスで高性能化する。第10世代では、メモリ配列の層数を第8世代の218層から332層へと52%増やし、同時に平面方向のセルピッチも最適化した。結果として、TLC版で29 Gb/mm²(第8世代比59%増)、QLC版で37 Gb/mm²(第8世代比最大60%増)という数値を実現した。
QLCがTLCより密度で約28%高いのは、1セルあたりの記録ビット数が3から4に増えるためだ。同じセル配列から33%多くのデータを取り出せる。ただし、QLCはセルあたりの電圧レベル数が16段階(TLCは8段階)になり、ノイズ耐性や耐久性の要求が厳しくなる。このトレードオフを抱えながら37 Gb/mm²に到達したことが、今回の発表の技術的な意味を持つ。
Toggle DDR6.0とPI-LTTが高速化と省電力を両立させた
密度だけではデータセンターの要求を満たせない。AI学習や推論のワークロードは、ストレージからの読み出し帯域幅を常に要求する。BiCS10は、NANDインターフェース速度を第8世代の3.6 Gb/sから4.8 Gb/sへと33%引き上げた。これはNANDフラッシュの業界団体規格であるToggle DDR6.0に準拠し、SCA(Separate Command Address)プロトコルを採用した結果である。
SCAは、コマンド信号とアドレス信号を別々の経路で転送する仕組みだ。従来は共有していた経路を分離することで、コマンド処理の遅延を減らし、データ転送に使える時間を増やす。QLC構造の3D NANDフラッシュとして4.8 Gb/sに到達したのは業界初とされる。
高速化は通常、消費電力の増加を招く。インターフェースが速くなれば、出力ドライバがより多くの電力を消費するからだ。キオクシアとSandiskはここでPI-LTT(Power-Isolated Low-Tapped Termination)という技術を投入した。出力ドライバの電力消費を抑えつつ信号品質を維持する終端技術で、データ出力時の消費電力を34%、入力時を10%それぞれ削減した。高速化と省電力を同時に達成した点が、AIデータセンターの電力・冷却コスト問題に直結する。
| 項目 | 第8世代 BiCS8 QLC | 第10世代 BiCS10 QLC | Samsung V10 TLC |
|---|---|---|---|
| 積層数 | 218層 | 332層 | 400層超 |
| 面積密度 | 約22.9 Gb/mm² | 37 Gb/mm² | 28 Gb/mm² |
| セル構造 | QLC(4bit/cell) | QLC(4bit/cell) | TLC(3bit/cell) |
| インターフェース速度 | 3.6 Gb/s | 4.8 Gb/s | 5.6 Gb/s |
| 入力電力削減 | 比較基準 | 10%削減 | 非公開 |
| 出力電力削減 | 比較基準 | 34%削減 | 非公開 |
QLCがAIデータセンターのストレージ階層を塗り替える
QLC NANDは、1セルに4bitを記録するためTLCより33%高い容量密度を持つ反面、書き換え耐久性はTLCより低い。コンシューマー向けSSDでは耐久性の制約が懸念されるが、データセンターのAIワークロードは性質が異なる。Metaのエンジニアリングチームが2025年3月に発表した分析では、QLC SSDは読み出し帯域幅が書き込みの4倍以上あり、読み出し中心のワークロードに適していることが確認されている。AIの学習データや推論モデルの読み込みは、まさに読み出し中心のパターンだ。
QLC SSDは、HDDとTLC SSDの中間に位置する新しい階層を形成しつつある。Solidigmのデータでは、QLC SSDはHDDアレイと比較して最大18倍のフットプリント削減と25倍のアクセス高速化を実現する。BiCS10 QLCの37 Gb/mm²という密度は、この階層の経済性をさらに押し上げる。同じウェハ面積からより多くのビットを取り出せるため、ビットあたりコストが下がり、大容量SSDの価格競争力が高まる。
キオクシアの最高技術責任者である宮島秀史氏は、プレスリリースで次のように述べている。「AIの応用は生成AIからエージェントベース、フィジカルAIへと拡大し、データの利用がますます多様化し高度化しています。QLC技術は急速に拡大するデータ量を効率的に格納し、AIシステムにより高い性能とスケーラビリティを提供します」。
Sandiskの最高技術責任者Alper Ilkbahar氏も、「QLC NANDの性能と効率の限界を再定義することで、密度、帯域幅、エネルギー効率を同時に向上させた」と述べ、次世代インフラ向けの拡張基盤を位置づけた。
量産移行とコンシューマー展開に残る問い
BiCS10のTLC版は2026年7月にサンプル出荷を開始した。1Tb容量、29 Gb/mm²以上の密度で、企業・データセンター向けSSDへの組み込みを前提としている。一方、今回発表されたQLC版は、TLC版と同じ332層プロセスをベースにしている。チップ容量は非公開だが、TLC版の1Tbと同じダイサイズ、同じセル数を仮定すれば、4bit/cellへの切り替えで容量は理論上1.33 Tbになる。ただし、これは推測であり、キオクシアとSandiskは公式な数値を出していない。
より重要な未確定要素は歩留まりと量産時期だ。QLCはTLCより電圧レベルの区別が細かく、歩留まり確保が難しい。両社は歩留まりが目標水準に達すれば「競合の高密度QLC ICより低コスト」を実現できると説明するが、その条件をいつ満たせるかは明らかにしていない。
Samsungの動向も不確実性を増している。V10は400層超、5.6 Gb/sのインターフェース速度を持つが、2026年下半期の量産開始を計画しながら、購買注文の本格発生は同年5月時点で確認されていなかった。SamsungはV11(500層クラス)の試作にも着手しており、層数の競争は続く。業界全体としては2030年までに1,000層を目指すという見通しもあるが、層数より密度、密度よりビットあたりコストという実用的な尺度が評価の中心に移りつつある。
BiCS10 QLCの対象はデータセンター向けSSDに限定されており、コンシューマー向けクライアントSSDへの展開は言及されていない。QLCの書き込み耐久性とコントローラ設計の課題が、携帯端末やPCへの適用を妨げる壁として残る。37 Gb/mm²という数値が、データセンターのラックをどれだけ節約できるか。その答えは、量産後の歩留まりとSSD製品化の進展待ちだ。
