Micron Technology（以下、Micron）は2026年9月15日、世界初となる容量512GBのDDR5 RDIMM（Registered DIMM）モジュールの動作実証に複数のサーバープラットフォーム上で成功したと発表した。単一のメモリスティックに512GBもの高密度DRAMを実装しつつ、データ転送速度は最大9,200 MT/sに達する。デュアルソケット構成の24スロットサーバーに搭載した場合、1台のラックマウント筐体で最大12TBという前例のないテラバイト級主記憶環境を構築できる。

大規模言語モデル（LLM）の推論処理やエージェント型AI、リアルタイム分析の普及に伴い、コンピュート基盤が要求する主記憶容量と帯域幅は指数関数的に膨張している。しかし、限られた物理スロット数とラックあたりの電力枠（Power Envelope）は、データセンターの設計者にとって常に厳しい制約となってきた。Micronが提示した512GBモジュールは、同容量を従来の128GBモジュール4枚で構成する場合と比較して動作電力を60%以上削減する。AIクラスタのホスト側メモリ階層が直面する容量壁と熱密度の限界を、最先端パッケージング技術によっていかに打破しようとしているのか。

AD

1枚で512GB・9,200 MT/s、Micronが拓く超高密度DDR5の新地平

Micronが実証した512GB DDR5 RDIMMは、エンタープライズおよびクラウドデータセンター向けサーバーのメモリロードマップを大きく前進させるマイルストーンとなる。これまで大容量RDIMMとしては128GBや256GBモジュールが実用化されてきたが、512GBという単一モジュール容量の実現は業界初だ。さらに注目すべきは、容量の極大化と同時に最大9,200 MT/sという極めて高い転送レートを両立させた点にある。

現行のエンタープライズ向けDDR5プラットフォームでは、標準的な転送レートでの運用が一般的であり、特殊なバッファ回路を搭載するMRDIMM（Multiplexed Rank DIMM）でも初期世代の速度にとどまる。今回Micronが実証したモジュールは、標準的なRDIMMの枠組みを維持しながら9,200 MT/sという高速伝送を成し遂げた。高クロック化によってメモリバスの帯域幅が大幅に拡張され、高コア数化が進む最新サーバープロセッサの各コアへ十分なデータスループットを供給できるようになる。

システムレベルの恩恵も極めて大きい。標準的な2ソケットサーバー（デュアルソケット構成）では、プロセッサ1基あたり12チャネルのメモリインターフェースを備え、1チャネルあたり1枚のモジュールを装着する「1DPC（1 DIMM Per Channel）」構成で計24基のDIMMスロットを装備する構成が主流となっている。この24スロットすべてに512GBモジュールを装着することで、システム全体で最大12TBものDDR5主記憶が1台のサーバー内で利用可能になる。従来のモジュールではスロットを埋めても容量上限に縛られていたが、筐体フットプリントを変更することなくメモリ空間を一挙に拡張できる。

32GbダイをTSV垂直積層、スロット専有を崩さず容量を極限化する技術

単一の基板上に512GBものDRAM容量を実装するため、Micronは「高度な垂直相互接続パッケージング（advanced vertical interconnect packaging）」技術を導入した。その中核を成すのが、DRAMダイを上下に積層し、シリコン基板を垂直に貫通する電極で直結するTSV（Through-Silicon Via：シリコン貫通電極）技術である。

従来のメモリモジュールでは、容量を増やすためにプリント基板（PCB）の表裏に多数のDRAMパッケージを平面的に並べる手法が取られてきた。しかし、モジュールの物理寸法にはJEDEC規格による厳格な制約が存在する。また、基板上の配線パターンが長くなると寄生容量や配線インダクタンスが増加し、高周波信号が減衰・歪曲して9,200 MT/sといった超高速伝送を維持できなくなる。

Micronはこの課題を克服するため、最先端の32Gb（ギガビット）モノリシックDRAMダイをベースに選定した。32Gbダイ単体でも大容量を持つが、これをTSV技術によって多層に垂直積層（3DS：3D Stacking技術）することで、パッケージ1個あたりの容量を劇的に引き上げている。TSVによる垂直配線は、従来のワイヤボンディングによる斜め配線と比較して配線長をマイクロメートル単位へ短縮可能だ。これにより、信号遅延のばらつき（スキュー）や反射ノイズを最小限に抑え、9,200 MT/sという高周波領域でもクリーンなアイパターンを確保することに成功した。

さらに、TSV垂直積層パッケージを採用したことで、モジュール基板上のパッケージ配置数を適正範囲に抑え込み、メモリコントローラから見た電気的負荷（ローディング）を大幅に軽減している。物理スロットやマザーボードの配線レイアウトに手を加えることなく、既存のサーバーフォームファクタのまま超高密度化を実現できる点が、データセンター導入における決定的な強みとなる。

AD

16.0W対44.2W：60%超の省電力化がもたらすラック密度の変革

サーバーの高密度化において、メモリ容量と同じく決定的な要素となるのが消費電力と発熱の抑制である。現代のデータセンターでは、ラックあたりの供給電力容量と冷却設備の排熱能力が物理的な限界を迎えており、どんなに高性能なハードウェアであっても電力枠を超過すれば実配備はかなわない。

Micronが開示した公式データにおいて特筆すべき数値が、モジュールの動作電力比較である。512GB DDR5 RDIMMモジュール（16.0W）と、同等容量を構成する4枚の128GB DDR5 RDIMM（合計44.2W）の消費電力比較において、単一モジュール化により動作電力が60%以上（63.8%）削減される。単一の512GBモジュールへの集約で生じる28.2Wの電力差は、24スロットを備えるサーバー全体の熱設計を根底から変革する。

構成項目 128GB RDIMM × 4枚（従来構成） 512GB RDIMM × 1枚（新構成） 削減効果・差異
提供メモリ容量 512GB 512GB 同一容量
動作消費電力 44.2W 16.0W 28.2W削減（63.8%削減）
スロット占有数 4スロット 1スロット 3スロット節約（空き拡張枠）
24スロット時の最大容量 128GBモジュール基準 12TB（512GB × 24） 容量拡張

この電力効率向上は、サーバー全体の運用設計に劇的な変革をもたらす。従来の128GBモジュールでスロットを埋めた場合、得られる容量には限界があり、同一の大容量を旧来のモジュール群で無理に構築しようとすれば莫大な電力をメモリだけで消費することになる。しかし、512GBモジュールを用いれば、極めて効率的な電力水準のまま12TBの主記憶が1筐体内に完結する。

スロット占有数が削減される利点も見逃せない。同一の512GBを得るために1スロットしか消費しないため、残るスロットを温存して将来のメモリ拡張に充てる、あるいは空いた空間のエアフローを改善して冷却ファンの負荷を落とす設計が可能になる。結果として、データセンターの電力使用効率（PUE）改善や冷却インフラの設備投資削減に直接寄与し、総所有コスト（TCO）の大幅な圧縮へと結びつく。

Spark分析1.4倍、インメモリDBのボトルネック解消へ

大容量化と高速化、そして省電力化が交差する地点で、エンタープライズの主要ワークロードは具体的な性能向上を示す。ワークロード性能比較：Spark SVM（Support Vector Machines）データ分析において、512GB RDIMM構成は256GB DDR5構成と比較して最大1.4倍の性能向上を達成。RocksDBやRedisなどのインメモリデータベースでもスループットと並行性が大幅に向上する。

分析処理や機械学習の学習・推論において、データセットが主記憶（DRAM）の容量を超過した場合、システムはデータを低速なNVMe SSDなどのセカンダリストレージへ退避（ページング・スワップ）させざるを得ない。DRAMとストレージの間には、アクセスレイテンシや帯域幅で圧倒的な隔たりが存在するため、ストレージI/Oが発生した瞬間にプロセッサの計算パイプラインはデータ待ちで失速する。512GB RDIMMによってテラバイト級のデータセット全体を主記憶内に常駐（resident）させ続けることで、低速なストレージアクセスを根絶し、CPUの演算能力をフルに引き出すことが可能になる。

同様の恩恵は、分散型Key-Valueストアの「RocksDB」やインメモリデータベースの「Redis」など、キャッシュやリアルタイムトランザクションを司るインフラでも顕著に現れる。主記憶容量の飛躍的拡大により、キャッシュヒット率の向上、同時実行クエリ数（並行性）の拡大、データセット拡張時のスループット維持が容易になる。大手金融機関であるJPMorganChaseのインフラプラットフォーム担当CIO、Darrin Alvesは、「データセンターのワークロードが拡大し続けるなか、スタック全体でコンピュート、メモリ、効率性のバランスをいかに最適化するかに注力している。Micronの512GB RDIMMのような高容量メモリ技術は、企業がより大規模なインメモリワークロードをサポートし、リソース使用率を向上させ、現代のコンピューティング環境をスケールさせる柔軟性を高める」と評した。

さらに、AIワークロードにおけるホストメモリの重要性も高まっている。GPUを主軸とするアクセラレータクラスタにおいても、長大なコンテキストを処理するLLMのKVキャッシュ（Key-Value Cache）のオフロード先や、エージェント型AIが参照する膨大なナレッジグラフの保持領域として、テラバイト級のCPU主記憶が欠かせない。9,200 MT/sという広帯域な512GBモジュールは、GPUとホストメモリ間のデータ転送ボトルネックを緩和する役割も果たす。

普及に向けたエコシステムの体制整備も進んでいる。プロセッサ大手のAMDとIntelは、すでに自社の次世代サーバープラットフォーム上でMicron製512GB DDR5 RDIMMの実機バリデーション（動作検証）を共同で進めている。AMDでコンピュート＆エンタープライズAIプラットフォームソリューションズエンジニアリング担当コーポレートバイスプレジデントを務めるAmit Goel、およびIntelのデータセンターグループでプラットフォーム＆システムエンジニアリング担当ゼネラルマネージャーを務めるKarin Eibschitz Segalの双方が、次世代データセンター基盤に向けた密接な協業関係を表明した。2027年頃に登場する次世代サーバーCPUと組み合わされることで、その真価が存分に発揮される見通しだ。

量産開始時期について、Micronは顧客需要に合わせて2027年後半を予定している。TSV多層積層という高度なパッケージング工程を伴うため、初期段階における製造歩留まりの確保やモジュール単価の抑制、そして9,200 MT/s動作時の高周波シグナル設計の標準化など、商業化へ向けた検証課題が残る。しかし、単一モジュールで512GB・9,200 MT/sを達成し、動作電力を60%以上削減してみせた今回の成果は、AI時代のデータセンターが直面する物理限界に対する明確な解決策となる。