次世代メモリの「熱の壁」を突破。反強磁性体がピコ秒動作へ向かう新設計を東大らが実証

生成AIの爆発的な普及に伴い、データセンターの冷却設備はフル稼働を強いられ、私たちが日々生み出す膨大なデータを処理・記憶するために現代のデジタル社会は途方もない電力を「熱」として捨て続けている。現在の半導体メモリは、情報の維持に常に電力を供給し続ける必要があり、動作周波数を上げるほど発熱が指数関数的に増大する構造的な限界を抱えている。このエネルギー問題に対するハードウェアレベルでの根本的な解決策として、情報の記憶に電気の有無ではなく「磁石の向き」を利用する不揮発性磁気メモリ（MRAM）の実装が進められている。

これまでのMRAMは、一般的な磁石と同じ性質を持つ「強磁性体」を記録層に用いてきた。強磁性体は外部に漏れ磁場を出すため、メモリ素子同士をナノスケールで極限まで近づけると、互いの磁場が干渉し合ってデータが破壊されてしまう。さらに、強磁性体の磁化を反転させるダイナミクスの物理的限界から、その動作速度はナノ秒（10億分の1秒）の壁に阻まれていた。

この壁を突破する次世代材料として研究の最前線に躍り出たのが「反強磁性体」である。反強磁性体は、内部の電子が持つスピン（自転のような性質）が互いに逆向きに整列して磁力を打ち消し合うため、全体としては磁化を持たず外部に漏れ磁場を出さない。極めて高い密度で素子を敷き詰めることが可能になる。さらに、反強磁性体のスピンダイナミクスはテラヘルツ帯の高い固有周波数を持つため、強磁性体よりも2〜3桁速いピコ秒（1兆分の1秒）スケールでの超高速動作が理論上可能とされている。

中でも、「カイラル反強磁性体」と呼ばれるマンガンとスズの合金（$\text{Mn}\_3\text{Sn}$）は、反強磁性体でありながら異常ホール効果などの電気的な応答を示し、磁気状態を容易に読み出せることから、理想的な記録材料として期待を集めていた。

スイッチングを遅延させる「熱で溶かして固める」プロセスの限界

$\text{Mn}\_3\text{Sn}$の磁気秩序を電気的に制御するためには、スピン軌道トルク（SOT）と呼ばれる手法が用いられる。$\text{Mn}\_3\text{Sn}$に隣接して配置したタンタル（$\text{Ta}$）などの重金属層に電流を流し、そこで発生した「スピン流（スピンの角運動量の流れ）」を$\text{Mn}\_3\text{Sn}$層に注入して、スピンの向きを直接ひっくり返すというアプローチだ。

一見すると、この手法はピコ秒での超高速な直接書き込みを実現するように思える。現実のデバイスでは電流を流す際に必ず生じる「ジュール熱」が立ちはだかった。重金属層に大きな電流パルスを注入すると、素子の温度が急激に上昇する。この熱が$\text{Mn}\_3\text{Sn}$の磁気秩序を維持できる限界の温度（ネール温度、約$420\text{ K}$）を超えてしまうと、整列していたスピンはバラバラになり、情報が一時的に消失してしまう。

電流パルスが終了して素子が冷える過程で、スピン流の極性に応じて新たな方向に磁気秩序が再形成される。このプロセスは「温度アシスト機構」と呼ばれている。

温度アシスト機構による書き込みは、鉄を高温に熱して柔らかくしてから形を整え、再び冷やして固める鍛冶屋の作業によく似ている。確実に形を変えることはできるが、熱の発生と冷却のプロセスを待たなければならない。この熱緩和には100ナノ秒以上の時間が必要であり、反強磁性体が本来持っているピコ秒スケールの超高速ダイナミクスを根底から殺してしまう。私たちが手に入れたいのは、常温のままハンマーの正確な一撃（スピン流）で瞬時に構造を反転させる「内因性機構」によるスイッチングである。では、ジュール熱の影響を排除し、内因性機構を引き出すにはどうすればよいのか。

30ナノメートルの境界線――精緻な界面が引き出した非熱的スイッチング

東京大学と慶應義塾大学を中心とする研究チームは、この問いに対して「素子の膜厚制御による放熱の最適化」というシンプルかつ強力な解を提示した。

チームは、シリコン基板上に$\text{Mn}\_3\text{Sn}$と$\text{Ta}$の多層膜をスパッタリング法で作製した。この際、酸化を防ぐアルミナ（$\text{AlO}\_x$）キャップ層を含めた全層を室温で成膜した後に$500^\circ\text{C}$で加熱処理（アニール）を行うプロセスを採用した。透過型電子顕微鏡（TEM）と原子間力顕微鏡（AFM）による観察の結果、$\text{Mn}_3\text{Sn}$と$\text{Ta}$の界面の粗さはわずか$0.5$〜$0.6\text{ nm}$に抑えられており、先行研究と比較しても極めて高品質で平滑な界面が形成されていることが確認された。この原子レベルの平滑性が、重金属層から反強磁性体層への高効率なスピン流注入を可能にする。

X線回折による構造解析では、膜を薄くしても$\text{Mn}\_3\text{Sn}$の結晶構造（カゴメ面）が膜面に対して垂直に立つ傾向（面外配向）が維持されていることが示された。これにより、磁気記録層である${\text{Mn}}_3\text{Sn}$の膜厚$t$を$15\text{ nm}$から$200\text{ nm}$まで変化させても、結晶性の違いによるノイズを排除して、SOTによるスイッチング電流密度（$j_\text{C}^\text{Ta}$）の膜厚依存性を正確に評価できる環境が整った。

測定の結果、厚い${\text{Mn}}_3\text{Sn}$層を持つ素子では電流によって発生した熱がデバイス内部に蓄積しやすく、膜厚が約$30\text{ nm}$を超える領域において、$j_\text{C}^\text{Ta}$が膜厚$t$に対して$t^{-0.5}$のべき乗でスケールすることが判明した。このスケーリング則は、デバイスがネール温度に達することで書き込みが行われる温度アシスト機構の理論的予測と完全に一致する。

膜厚を$30\text{ nm}$以下にまで薄くすると、状況は劇的に変化した。発生したジュール熱が基板側へ効率よく逃げるようになり、素子温度の上昇が抑えられたのだ。スイッチングに必要な電流密度は$t^{-0.5}$の曲線から大きく外れて低下し始めた。スイッチングに必要な電力の指標も、$30\text{ nm}$を境に薄い領域で明確な減少傾向に転じた。

これらのデータは、膜厚$t\approx 30\text{ nm}$を境界として、スイッチングの支配的なメカニズムが切り替わったことを物語っている。薄い素子では、デバイス温度がネール温度に達して磁気秩序が崩壊する前に、注入されたスピン流のトルクが磁気秩序に打ち勝ち、状態を直接反転させている。真の意味でスピン流の力だけで動作する「内因性機構」へのクロスオーバーである。

10ナノ秒の単一パルスが証明した「直接書き込み」の優位性

内因性機構が支配的になる薄膜領域において、反強磁性体本来の高速性はどこまで発揮されるのか。研究チームは、最も薄い$15\text{ nm}$の$\text{Mn}_3\text{Sn}$素子を用いて、印加する電流パルスの幅（時間）を短くしていく実験を行った。

温度アシスト機構が働く場合、素子を加熱・冷却するための時間が必要なため、パルス幅を数十分の1マイクロ秒（数百ナノ秒）より短くすると、スイッチングに必要な信号強度が急激に減衰することが先行研究で知られていた。

$15\text{ nm}$の素子では、$100\text{ ms}$（ミリ秒）という極めて長いパルスから、$10\text{ ns}$（ナノ秒）という超短パルスまで幅を変化させても、スイッチングに伴う電気信号（異常ホール電圧）の大きさはほとんど変わらなかった。極め付きは、$10\text{ ns}$の単一ショートパルス（電流密度 $40\text{ MA/cm}^2$）を1回打ち込むだけで、十分な反転動作が実現できることを実証した点だ。

この結果は、素子の冷却を待つことなく、電流パルスが印加されている間に磁気秩序が瞬時に書き換えられていることの強力な証拠である。熱に依存しない内因性機構の優位性が、明確な観測事実として突きつけられた。

量産化への扉を開く「多結晶」の底力と社会実装への道筋

今回の研究がもつ産業的な価値は、超高速動作の実証にとどまらない。特筆すべきは、実験に用いられた材料が特殊な単結晶（エピタキシャル膜）ではなく、一般的なシリコンウエハー上にスパッタリング法で成膜された「多結晶膜」であるという事実だ。

これまで、高効率なSOTスイッチングには高度に配向を揃えた高品質なエピタキシャル膜が必要だと考えられていた。エピタキシャル成長は基板の素材が厳密に制限されるため、既存のシリコン半導体プロセスとの統合が難しいという欠点がある。今回のデバイス設計は、量産プロセスと親和性の高い多結晶$\text{Mn}\_3\text{Sn}$膜を用いながらも、エピタキシャル系で報告されている値と同等以下の低い電流密度で内因性スイッチングを実現した。これは、反強磁性体メモリが実験室のショーケースを抜け出し、実際の半導体ファウンドリの製造ラインに乗るための決定的なパスポートとなる。

現在のデバイス構造では、スイッチングの方向を決定づけるために外部からわずかな補助磁場（バイアス磁場）を印加している。今後は、素子構造に非対称性を導入するなどのアプローチにより、外部磁場を一切必要としない無磁場スイッチング技術の統合が急務となる。実際のメモリチップでは素子サイズが現在のマイクロメートル単位から数ナノメートル単位へと劇的に微細化されるため、熱容量のさらなる低下と熱境界抵抗の変化を踏まえたナノデバイスでのスケーリング検証も次のステップとなる。

この新設計が最終的な社会実装に至ったとき、そのインパクトは計り知れない。超高速かつ消費電力が極端に低い反強磁性体MRAMは、AIの学習や推論を担う次世代プロセッサ内に大容量キャッシュとして直接組み込むことが可能になる。巨大なデータセンターを冷やすために大量の電力と真水をつぎ込む現在の異常なインフラ構造は抜本的に改善され、運用コストと環境負荷は劇的に低下する。

手元にあるデバイスの景色も変わるだろう。大量のデータを瞬時に処理しつつ、電源を切っても情報が保持されるため、待機電力が実質ゼロになる。スマートフォンの充電は数日に一度で済むようになり、ネットワーク接続なしで高度な処理を行うエッジAIデバイスが街中のあらゆる場所に実装される。

私たちが手にするコンピュータの奥深くで、電子のスピンが熱に邪魔されることなく、ピコ秒のスケールで涼しげに正確な反転を続ける。そんな究極のハードウェアへ向けたタイムラインは、今回の「30ナノメートルの境界線」の発見によって確実に塗り替えられた。