GPU一枚に載せられるメモリの上限は、AI開発の現場でずっと重荷になってきた。総パラメータ数が兆単位に達する最新のMoE(専門家混合)モデルは、GPUに収まりきらない部分を複数枚に分散させる必要があり、そのたびに通信遅延とコストが積み上がる。この壁に対し、Sandiskが開発しSK hynixが標準化・商用化で連携するNANDベースの新型メモリ「HBF」(High Bandwidth Flash)が、読み込み帯域1.6TB/s・容量512GBという仕様を携えて登場した。The Registerが2026年7月30日に伝えたこの技術は、GPUメモリをテラバイト級へ押し上げる技術的な裏付けを持つ一方、独自規格のまま消えたIntel Optaneという前例も抱えている。
1.6TB/s・512GBの中身、HBFはどう動くのか
The Registerが報じた記事の核心は、Sandiskが開発しSK hynixが標準化・商用化で連携するNANDベースの新型メモリ規格HBFが、GPUメモリをギガバイト級からテラバイト級へ引き上げる可能性を持つという指摘だ。HBFはNAND型フラッシュメモリをベースにした設計であり、HBM(High Bandwidth Memory)と同じくシリコン貫通電極(TSV)でダイを積層する点は共通する。GPUパッケージのインターポーザ上にHBMと並べて実装する構想が示されているが、上位ダイの具体的な配線方式やパッケージング手法はまだ確定仕様ではない。DRAMのセルを使うHBMとは、情報を保持する物理的な仕組みがそもそも異なる。
第1世代の仕様はSandiskの公式ファクトシートによれば、256Gbit/dieのダイを16層積層して512GBの容量を実現し、読み込み帯域は1.6TB/sに達する。この帯域は一般的なPCIe5.0世代のNVMe SSD(約14GB/s)のおよそ100倍に相当し、ストレージ由来のメモリとしては桁違いの速度になる。ロードマップも公表されており、第2世代で帯域2TB/s超・容量1TB、第3世代で帯域3.2TB/s・容量1.5TBへ拡張する計画だ。
NANDセルは電荷を絶縁膜に閉じ込めて情報を保持するため、書き込みのたびに絶縁膜が劣化し、書き込み耐久性に上限がある。アクセスレイテンシもDRAMより長く、The Registerはナノ秒単位で応答するHBMに対し、HBFはマイクロ秒台とされるレイテンシに留まると分析している。この出自の違いが、後述するHBFの用途を大きく規定することになる。
Kimi K3の2.8兆パラメータがGPUメモリに突きつける現実
GPUメモリの逼迫がどれほど深刻かは、抽象論より具体的なモデルで測った方が分かりやすい。Moonshot AIが開発したKimi K3は総パラメータ数2.8兆、MoE構成で896個のエキスパートのうち推論時に活性化するのは16個のみで、活性パラメータは104Bにとどまる。
2.8兆パラメータを8bit量子化で保持すると仮定すると、必要な容量は単純計算で約2.8TBになる。HBF第1世代の512GBスタックを6基束ねれば約3.07TBとなり、この規模のモデル全体を理論上収められる計算だ。市販のAIアクセラレータがHBMスタックを6〜8個搭載するのと同程度の個数感覚で、モデル全体を1パッケージに収める容量が視野に入る。
同じ2.8TBを標準仕様のHBM4(1スタックあたり36GB相当)だけで賄おうとすると、必要なスタック数は単純計算で約78個に達する。より新しい48GB相当のHBM4Eに置き換えても約59個を要する。市販のAIアクセラレータが搭載するHBMスタックは6〜8個程度が一般的であることを踏まえれば、インターポーザの物理的な面積にはとても収まらない桁数になる。
896個のエキスパートのうち、推論時に実際にアクセスされるのは16個だけで、残り880個は個々の推論ステップの大半で読み書きされないまま待機する。HBFに格納される重みへの書き込みが発生するのは主にモデルのロード時や重み更新時であり、推論の実行中はほぼ読み込みだけで完結する。NANDセルは書き込み回数に上限があるが、低頻度でしか書き換えられないエキスパートの重みを収納する用途であれば、この制約は相対的に軽い負担で済む。この偏りが、HBFの弱点を相殺する構造になっている。Sandisk EVP兼CTOのAlper Ilkbaharは「計算にデータを届けるための大きなメモリ帯域が必要だが、モデル全体をGPUに収めるだけの十分なメモリがない」と述べており、HBMだけでは容量が足りず、HBFのような大容量層を組み合わせる必要性を裏付ける発言だ。
プロンプトを読み込んで文脈を構築するprefillは、重みの読み込みとKVキャッシュへの書き込みが集中する局面である。トークンを1つずつ生成するdecodeは、同じ重みへの読み込みアクセスが繰り返される局面だ。活性化頻度が低いエキスパート群をHBFに、頻繁にアクセスする層やKVキャッシュをHBMに割り当てる設計であれば、書き込みが多いprefillの負荷はHBMが引き受け、HBFは主に読み込み用途の大容量倉庫として機能する。ただし実際にどのエキスパートが活性化するかはトークンごとにルーターが動的に選ぶため、常に同じ16個が固定でHBM側に常駐し続けるわけではない。
Sandiskは自社シミュレーションでこうした設計思想の妥当性を検証しており、Llama 3.1(405B、8bit量子化重み)の重み読み込みをGPU性能モデル上で再現したところ、容量無制限のHBMのみを使う理想条件と比べた性能差はわずか2.2%に収まったと主張している。検証対象はLlama 3.1という高密度モデルであり、Kimi K3のような大規模MoEモデルを扱ったものではない。KVキャッシュや実運用ワークロードを含めた検証でもない点は割り引いて読む必要があるが、低頻度アクセスの重みをHBFへ振り分ける基本設計の方向性を裏付ける材料にはなる。
HBM比「8〜16倍」は本当か
Sandiskは自社ブログで、同等のコストでHBMの8〜16倍の容量を実現できると主張している。HBM4は12層スタックで36GB相当が量産出荷済みの標準仕様であり、SK hynixやSamsungが投入するHBM4Eはこれを48GB相当に強化したサンプルである。512GBのHBF第1世代を、容量36GBの標準仕様HBM4で割ると約14倍になる。48GB相当のHBM4Eを分母にすると約10.7倍に縮小する。Sandiskが掲げる「8〜16倍」という主張は、比較対象の世代によって数字が大きく動くことを踏まえれば、上限に近い14倍は標準仕様のHBM4との比較でのみ成立し、強化版のHBM4Eとの比較では下限寄りの数字に近づくという理解が実態に近い。
The Registerによれば、HBM4は12層スタックで2.5TB/s前後の帯域に達しているとされる。これに対し、半導体専門メディアMobile MASRの報道では、SK hynixやSamsungの最新HBM4E量産サンプルは3.6〜4TB/s前後に達するとされ、世代間の帯域差は最大で1.5倍以上に開く。HBFの1.6TB/sという帯域は最新HBM4Eと比べれば見劣りするが、HBFはHBMを置き換える技術ではない。容量を補う階層として設計されている。
Intel Optaneの亡霊
Intel Optaneは相変化メモリ(3D XPoint)を使った不揮発性メモリで、IntelとMicronの2社だけが量産を手掛けていた。The Registerが2026年7月29日に掲載した別記事によれば、終息を決定づけたのは同じ記憶密度でもNANDより一貫して高価で、DRAMより性能的に劣るという価格性能比の中途半端さと、NANDのビット密度向上競争に追いつけなかった点だ。2021年にMicronが3D XPoint製品の開発終了を発表して唯一の量産パートナーが離脱し、Intelも2022年に事実上撤退した。
The Registerはこの顛末を「RAM価格高騰を緩和できたはずのKVキャッシュキラー」と振り返っている。単一ベンダーあるいは少数ベンダーだけが担う独自技術は、量産規模で優位に立つNAND・DRAMの二大陣営に対するコスト競争力を持ちにくく、パートナー1社の離脱がそのまま終焉に直結する脆さを抱える、というのがOptaneが残した教訓だ。HBFもSandiskとSK hynixという2社が主導する規格である以上、この構造的リスクと無縁ではない。
この教訓を踏まえてか、両社は2026年2月25日、米ミルピタスでOpen Compute Project(OCP)傘下の標準化ワークストリームを立ち上げた。SK hynixのAhn Hyun社長兼最高開発責任者は「AIインフラの鍵は個々の技術の性能競争を超え、エコシステム全体を最適化することにある」と述べており、Optaneの失敗を反面教師にした戦略と読める発言だ。
SandiskとSK hynixのどちらの公表資料も、書き込みサイクルの具体的な耐久回数、価格、GPUベンダーの採用確約については明らかにしていない。標準化イベントを開いたことと、実際にNVIDIAやAMDといった主要GPUベンダーが採用を確約することの間には、なお距離がある。Blocks and Filesの技術分析は、12層スタックで768GB、16層で1TB超の容量が理論上可能だとしつつ、インターポーザの配線数とTSVの複雑化が量産の大きな障壁になると指摘している。技術的な裏付けと量産規模に裏打ちされたコスト競争力は別の問題であり、Optaneが躓いたのはまさにこの境界線だった。
キオクシアという第三の道
日本のキオクシアも、独自のHigh Bandwidth Flash的な技術を並行して開発している。2025年8月に発表したプロトタイプは、容量5TB・帯域64GB/sという仕様で、PCIe 6.0ベースのデイジーチェーン構成を採る。
SandiskとSK hynixの方式は、TSVでダイを積層しGPUパッケージのインターポーザ上に直接実装することで帯域を稼ぐ。キオクシアの方式は、モジュール内部の複数のメモリーボード・コントローラー間をデイジーチェーンで接続し、ホストのサーバーとはPCIe 6.0 x8で1本つなぐ構成であり、帯域はHBF第1世代の1.6TB/sの25分の1程度に留まる代わりに、単一モジュールで5TBという桁違いの容量を確保できる。
SandiskとSK hynixのHBFはGPUの直近に置く高速な容量拡張層として設計されており、キオクシアの方式はGPUから見てもう一段外側にある大容量のコールドストレージ層に近い。帯域と容量のトレードオフの取り方は対照的だ。一方が他方を置き換える関係というより、推論システムの階層構造の中でそれぞれ異なる役割を担う可能性がある。
キオクシアのプロジェクトは日本のNEDO(新エネルギー・産業技術総合開発機構)の支援を受けている。SandiskとSK hynixが主導する規格の標準化が国際的な枠組みで進む一方、日本発の技術がPCIeという既存の業界標準の上に別解を築いている構図は、AIメモリの主導権争いが一極集中では終わらないことを示している。
標準化とベンダー採用、実装までに残る2つの壁
Sandiskの公表資料によれば、HBF第1世代のサンプルは2026年後半に提供され、HBF搭載AI推論デバイスのサンプルは2027年初頭に続く計画だ。業界筋の観測では、商用化は2027年末から2028年、データセンターでの本格的な需要拡大は2030年頃と見込まれている。2026年後半から2027年初頭にかけてのこの期間は、GPUベンダー側が実機で性能と耐久性を検証し、採用の可否を判断する最初の窓になる。
TSMCのCoWoSパッケージング能力の需給ギャップは、能力増強に伴い2026年末までに20%から10%程度へ縮小し、2027年にさらに改善する見通しだとTrendForceは報じている。それでもギャップが完全に解消されるわけではない。HBM単体でメモリ需要を満たし続けるには限界が見えている。この供給逼迫が緩和へ向かう過程でも、HBFは残るギャップを埋める追加の容量層としての役割を担うことになる。
prefill/decodeのようなワークロードの性質に応じてHBMとHBFを使い分ける設計思想は、NAND由来の制約を織り込んだ現実的な着地点といえる。OCPでの標準化ワークストリーム発足時点の顔ぶれはSandiskとSK hynixの2社が中心であり、ここに他のメモリベンダーやGPUメーカーがどれだけ加わるかは、Optaneの前例を踏まえれば普及の分水嶺になる。
Optaneが証明したのは、優れた技術仕様それ自体は普及を保証しないという事実だった。SandiskがLlama 3.1のシミュレーションで示したように、低頻度アクセスの重みをHBFに、活性化頻度の高い層とKVキャッシュをHBMに振り分ける設計は、性能劣化を2.2%に抑えられるという主張の裏付けを持つ。この設計がGPUベンダーの実機検証を通過し、2026年後半のサンプル提供以降に標準化ワークストリームへ参加するベンダーの数が積み上がっていけば、Optaneが越えられなかった標準化の壁をHBFは越える可能性がある。