2026年1月、経済日報の報道によれば、米Intelと台湾の聯電（UMC）が、従来の製造協力を超えた「技術ライセンス供与」という新たな領域へ踏み込もうとしていることが伝えられている。
その核心にあるのは、Intelが「オングストローム級」次世代プロセスのために開発した独自技術、「Super MIM（Metal-Insulator-Metal）」キャパシタだ。
本稿では、なぜ「キャパシタ」という受動素子の技術がAI時代の勝敗を分けるのか、そしてこの提携が半導体業界の勢力図にどのような不可逆的な変化をもたらすのかを見ていきたい。
AI時代の電力供給危機と「Super MIM」の正体
一般的に半導体の進化といえば、回路線幅の微細化（ナノメートル競争）に目が向きがちである。しかし、AIチップやハイパフォーマンスコンピューティング（HPC）の現場では、今、別の重大なボトルネックが発生している。それが「電力供給の安定性（Power Integrity）」だ。
従来の限界とIntelの秘密兵器
GPUやAIアクセラレータが高負荷で演算を行う際、チップは瞬発的に激しい電流を要求する。この時、電源供給が追いつかず電圧が瞬間的に低下する「電圧降下（Voltage Droop）」が発生すると、演算エラーやシステムダウンを引き起こす。これを防ぐダムの役割を果たすのが「デカップリングコンデンサ」だが、従来の技術では限界に達していた。
経済日報の報道に基づけば、Intelの「Super MIM」は以下の課題を解決するために開発された、まさにオングストローム時代の秘密兵器である。
- 容量密度の不足: トランジスタが小さくなりすぎた結果、十分な電荷を蓄えるスペースがない。
- 漏れ電流（リーク）: 薄くしすぎると電気が漏れ出し、発熱と電力ロスを招く。
物質科学の結晶：HZO、TiO、STO
報道で特筆すべきは、このSuper MIMに使用される具体的な材料構成が明らかになった点だ。Intelは以下の先端材料をナノレベルで積層（スタック）することで、物理的な限界を突破しているという。
- 強誘電体ハフニウムジルコニウム酸化物（HZO）： 従来の絶縁体よりも極めて高い誘電率を持ち、微細な面積で大容量を実現する次世代材料。
- 酸化チタン（TiO） & チタン酸ストロンチウム（STO）： これらを組み合わせることで、高い誘電率を維持しつつ、リーク電流を劇的に抑制する。
この技術により、チップの回路層の直上（または内部）で、瞬時に大電流を供給し、電源ノイズを抑制することが可能になる。これは、単なる「部品」ではなく、AIチップを正常に動かすための「生命維持装置」と言える。
UMCにとっての意味：成熟プロセスの「超・付加価値化」
聯電（UMC）にとって、この技術供与は単なるラインナップの拡充ではない。経営戦略上の決定的な「武器」を手に入れることを意味する。
「微細化競争」から「機能特化競争」への転換
UMCは数年前に7nm以下の最先端プロセス開発競争から撤退し、12nm/14nm以上の成熟・特殊プロセスで利益を最大化する戦略をとっている。しかし、成熟プロセス市場は中国勢（SMIC等）の追い上げが激しく、コモディティ化（価格競争）のリスクに常に晒されている。
ここにIntelのSuper MIMが導入されることで、UMCの12nm/14nmプロセスは変貌を遂げる。
- AIエッジデバイスへの対応: 消費電力にシビアなオンデバイスAIチップにおいて、Super MIMによる電力効率の向上は強力な差別化要因となる。
- 先進パッケージング（2.5D/3D）の中核: 報道によれば、この技術はインターポーザーや3D積層チップの電源層にも応用可能である。UMCは、CoWoSなどの先端パッケージング技術のエコシステムにおいて、不可欠な「電力供給層（Power Layer）」の供給ベンダーとしての地位を確立できる。
これは、UMCが単なる「古いプロセスの工場」から、「AI時代に不可欠な特殊パワーモジュール工場」へと進化することを意味する。
Intelの狙い：IDM 2.0と「技術の現金化」
なぜインテルは、自社の虎の子であるSuper MIM技術を他社に供与するのか。ここには、前CEOが推進してきた「IDM 2.0」戦略、あるいはその修正軌道の意図が透けて見える。
プロセス技術の標準化とエコシステム拡大
Intelがファウンドリサービス（IFS）を拡大する上で、自社技術だけが特殊で孤立することは避けたい。UMCという巨大なパートナーに技術を使わせることで、「Intel流の電力供給アーキテクチャ」を業界標準（デファクトスタンダード）に近づける狙いがあると考えられる。
設計ツール（EDA）やIPベンダーがIntelのSuper MIM仕様に最適化されれば、将来的に顧客がIntelの最先端プロセス（18Aなど）に移行する際のハードルも下がる。
ライセンス収益とリソースの集中
報道にある通り、UMCはすでに社内に専門チームを立ち上げているが、Intel側は「ノーコメント」を貫いている。しかし、経営資源を最先端の18Aや14Aに集中させたいIntelにとって、12nm/14nm世代の改良や派生技術の展開をUMCに委ね、そこからライセンス料を得ることは、財務的にも理にかなっている。
業界構造への影響：TSMC包囲網となるか
この提携は、絶対王者TSMCに対する「非TSMC陣営」の結束強化とも読み取れる。
- TSMC: 独自の「Deep Trench Capacitor (DTC)」技術などで先行しているが、キャパシティは常に逼迫している。
- Intel + UMC: Intelの先端技術とUMCの量産能力・顧客サポート力を組み合わせることで、TSMCの成熟〜準先端プロセス（12nm-28nm帯）の顧客を切り崩しにかかる可能性がある。特に、AIアクセラレータの周辺チップ（I/Oダイや電源管理IC）において、この連合は強力な選択肢となり得る。
実装へのハードル
もちろん、この「世紀の協力」が成功するには技術的なハードルも存在する。
- BEOL（配線工程）との整合性: Super MIMは後工程（BEOL）に組み込まれるとされるが、UMCの既存ラインで、Intel仕様の特殊材料（HZOやSTO）を歩留まり良く成膜できるかは未知数だ。
- コスト対効果: 高価な材料と複雑な工程を追加してまで、12nm世代のチップにSuper MIMを搭載する顧客がどれだけいるか。ハイエンドなAI用途以外での普及にはコストダウンが必須となる。
AIハードウェアの隠れた主戦場
今回のニュースは、半導体競争の焦点が「トランジスタの小ささ」から、「システム全体の電力効率と安定性」にシフトしていることを象徴している。
IntelのSuper MIMがUMCの量産ラインで実用化されれば、それは「オングストローム級の技術で、レガシープロセスを再定義する」という新たなトレンドを生むことになる。AI半導体市場において、演算コア（GPU/NPU）だけでなく、それを支える「足回り（電源・パッケージ）」の技術革新が、今後の覇権争いの鍵を握ることになるだろう。
聯電（UMC）は、この「虎の威」を借りて、成熟プロセスのレッドオーシャンから脱出できるのか。そしてIntelは、技術供与を通じてファウンドリビジネスの足場を固められるのか。2026年、半導体業界の視線は、静かに、しかし確実にこの「キャパシタ」という微細な素子に注がれている。
Sources