Broadcomが、業界初となる2nmプロセスを採用したカスタムコンピュートSoC（System on a Chip）の出荷を開始した。この製品の最大の特徴は、同社独自のパッケージング技術である「3.5D eXtreme Dimension System in Package (XDSiP)」プラットフォーム上に構築されている点である。2024年に開発が発表されたこのプラットフォームは、従来の2.5D実装技術と、チップ同士を直接向かい合わせて結合するFace-to-Face（F2F）技術を用いた3D-IC統合を組み合わせたものだ。
最初の出荷先は日本の富士通であり、2027年にリリース予定の次世代サーバー向けCPU「MONAKA」（144コア、Armv9アーキテクチャ）に採用される。富士通のMONAKAは、スーパーコンピューター「富岳」の後継機となる「FugakuNEXT」の基盤技術としても位置づけられているものだ。BroadcomのASIC製品部門バイスプレジデントであるHarish Bharadwajの発言によれば、この技術はすでに5年近く開発が続けられており、今回の富士通向けサンプル出荷を皮切りに、複数の主要顧客が次世代XPU（AIや特定の用途に特化した処理装置）にこの技術を採用し、2026年後半からの量産出荷に向けて動いている。
モノリシックの終焉と「3.5D」テクノロジーによる物理的限界の突破
半導体業界は長年、トランジスタの微細化に依存するムーアの法則に従って性能を向上させてきた。しかし、単一の巨大なシリコンダイ（モノリシックチップ）にすべての機能を詰め込む手法は、製造歩留まりの悪化とコストの指数関数的増大により、すでに経済的な限界を迎えている。そこで業界が向かったのが、機能ごとに分割した小さなチップレットを一つのパッケージ内で結合するアプローチである。
これまでの主流であった2.5D実装技術では、シリコンインターポーザーと呼ばれる基板上に、コンピュートダイやHBM（High Bandwidth Memory）を平面的に並べて接続していた。しかしこの手法では、統合できるシリコンの面積は最大2,500平方ミリメートル程度、HBMのスタック数は8つ程度が物理的な限界であった。AIの学習モデルが巨大化し、推論における遅延の削減が至上命題となる中で、この規模ではギガワット級の電力インフラを要する巨大AIクラスターの要求を満たすことができなくなりつつあった。
Broadcomが実用化した3.5D XDSiPは、この平面的な制約を打ち破る。ダイどうしを垂直に重ね合わせ、さらにアクティブな回路面を内側に向かい合わせて接合するF2Fボンディングを採用することで、配線距離を極限まで短縮した。これにより、電気的な干渉が低減し、機械的な強度が増すとともに、6,000平方ミリメートルを超える広大なシリコン面積と最大12以上のHBMスタックを単一パッケージに収めることが可能となる。信号密度の向上と低遅延化、そして圧倒的な電力効率の改善は、熱と消費電力の壁に直面するデータセンターにとって決定的な要素である。
ビッグテックの野心を裏で支える「アームズ・ディーラー」としてのBroadcom
今回の2nm 3.5D SoCの出荷はが重要なのは、世界のAI半導体市場の競争構造が、NVIDIAの提供する汎用GPUを買い求めるフェーズから、巨大IT企業群（メガハイパースケーラー）が自社のワークロードに極限まで最適化したカスタムシリコン（ASIC）を自ら設計・運用するフェーズへと完全に移行した事実を示しているからだ。
GoogleのTPU（Tensor Processing Unit）全7世代の開発を支援してきたBroadcomは、現在、OpenAI、Anthropic、ByteDanceといったAI開発の最前線にいる企業ともカスタムハードウェアの共同開発を進めているとされている。これらの企業は、莫大な資金力を持つ一方で、最新の微細化プロセス（2nm）や複雑な3次元パッケージング技術を自社だけで完全にマスターすることは不可能に近い。Broadcomの3.5D XDSiPのような標準化されたプラットフォームが存在することで、テクノロジー企業は自社の強みである論理設計やソフトウェアスタックの開発に集中し、物理的な実装や製造の複雑な部分はBroadcomのIP（知的財産）とプラットフォームに委ねることができる。
この構造において、Broadcomは「ゴールドラッシュにおけるつるはし売り」のさらに上位概念として機能している。汎用チップの支配者であるNVIDIAに対抗しようとするすべてのプレイヤーにとって、Broadcomの高度なパッケージング技術とSoC統合能力は避けて通れないインフラストラクチャとなっている。結果として、AIの覇権争いがどの企業によって制されようとも、その演算処理の基盤部分にはBroadcomのハードウェア技術が深く根を下ろすという強固なビジネスモデルが完成しつつある。
コンピュートとメモリの分離：富士通MONAKAが示すデータセンターの未来像
最初の出荷先として富士通が公表されたことは、HPC（High Performance Computing）およびデータセンターアーキテクチャの今後の方向性を読み解く上で示唆に富んでいる。富士通が開発するMONAKAは、パッケージ上に直接HBMを搭載する一般的なAIアクセラレータの手法を採らず、4つの2nmコンピュートダイ（それぞれが36のArmv9コアを持つ）の下に、5nmプロセスで製造された大容量のSRAMチップレットを配置するアーキテクチャを採用している。
この設計思想は、AMDがEPYCプロセッサの「Genoa-X」で採用した3D V-Cache技術と軌を一にするものである。巨大なキャッシュメモリを演算コアの直近に配置することで、メインメモリへのアクセス頻度を劇的に減らし、多くのデータベース処理や科学技術計算においてボトルネックとなるメモリ帯域幅の問題を解消する。これまで、このような超大容量L3キャッシュを垂直積層する高度なプロセッサの量産能力を持っていたのは、AMDやIntelといったx86アーキテクチャを擁する一握りの巨大半導体メーカーに限られていた。
富士通がBroadcomの3.5D XDSiPプラットフォームを利用してMONAKAを実現するということは、特定のプロセッサベンダーに依存せずとも、ファウンドリ（TSMCなど）とパッケージングパートナー（Broadcom）のエコシステムを活用することで、世界最高峰のサーバーCPUを独自開発できることを証明している。これはデータセンター市場におけるx86アーキテクチャの牙城を崩す起爆剤となり得る。さらに、シリコンインターポーザーを介して中央のI/O・メモリダイと接続し、12チャネルのDDR5およびPCIe 6.0をサポートするというモジュラー設計は、将来的なコンピュート機能、メモリ機能、ネットワークI/Oの独立したスケーリングを見据えたものである。
大規模AIクラスター時代における物理層の覇権
AI開発の競争軸は、アルゴリズムの洗練から、物理的なインフラストラクチャの規模と効率性へと急速にシフトしている。数万から数十万のプロセッサを相互接続するギガワット超の巨大クラスターにおいて、チップ単体の演算性能よりも、ノード間の通信帯域幅や電力効率、そして冷却効率がシステム全体の限界を決定づける。
Broadcomが2nmプロセスとFace-to-Face 3D統合技術を商用レベルで出荷開始した事実は、次世代のAI基盤構築に向けた供給網の準備が整ったことを意味する。2026年後半以降、この3.5Dパッケージング技術を中核に据えた無数のカスタムXPUが市場に投入されることで、生成の学習および推論コストは劇的な構造変化を経験するはずだ。ソフトウェアの進化を支える物理的制約をいかにして出し抜くかという次元において、高度なパッケージング技術はもはや単なる製造工程の一部ではなく、テクノロジー業界全体の覇権の行方を左右する最重要の戦略変数として機能している。
Sources
