CPUのロードマップは通常、1〜2世代先の詳細が外部に漏れることはほとんどない。しかし今回、Zen 6の量産が始まったばかりの段階で、次々世代「Zen 7」の製造プロセス・コア数・キャッシュ設計・パッケージング技術まで、複数の独立した経路から同時に出てきている。なぜこれほど早くにZen 7の情報が外部に現れているのか。
答えは開発サイクルの構造にある。製造プロセスの確保とチップ設計は並行して走る。AMDがTSMC A14（1.4nmクラス）の製造枠を押さえるためには、製品発売の3〜4年前から動き始める必要がある。つまりZen 6がまだ店頭に並んでいない段階でZen 7の設計が動いていること自体は、半導体業界では自然な流れだ。
しかし今回の情報量は異例だ。製造プロセスはTSMC A14、コア数はCCD1基あたり最大16コア、キャッシュ階層は全面刷新、パッケージング技術は新方式のFOPLPへ——これだけの詳細が同時に出てきたことは、AMDが2028年に向けた大規模な技術転換を準備していることを示している。
AMD Zen 6がまだ市場にない中で、なぜA14に直行するのか？
結論から言えば、N2P・A16経由ではAIサーバー需要の加速に追いつけないという判断がある。AMDはZen系でZen 5がTSMC N3/N4、Zen 6がN2/N2Xと段階的に微細化を進めてきた。Zen 7でN2PやA16といった中間ノードをすべてスキップしてA14に直行するのは、半ノード改善では不十分だという判断だ。
TSMC A14は2024年に発表された最先端プロセスで、N2比で速度最大15%向上・消費電力25〜30%削減・トランジスタ密度20〜23%向上という性能改善を実現する。製造はTSMC台中Fab 25のP1棟が担う計画で、試産（テープアウト）は2027年、量産は2028年を予定している。この選択を後押しするのがデータセンター市場の規模感だ。AIワークロードの膨張でCPUのTotal Addressable Market（総市場規模）は2000億ドル規模に達するとの試算が出ており、消費電力あたりの計算性能が差別化の核心になっている。
リスクも明確にある。A14は2028年が量産開始であり、製品として成熟するまでの期間が短い。さらにIntel Foundryも「Intel 14A」を同じ2028年に計画しており、最先端プロセスの主導権争いが集中する構図になる。AMDにとってA14への直行は、市場への投入タイミングとリスクを天秤にかけた上での選択だ。
L3キャッシュ拡大とAI推論：Ryzen 9000 X3D比133%増の意味
Zen 4 X3Dはキャッシュ容量を積層によって3倍近くに増やし、ゲーム性能でIntelを圧倒した。Zen 7のフラッグシップCCDは98mm²のダイに16コアを集積し、3D V-Cacheを搭載した場合のL3キャッシュはCCD1基あたり最大224MBに達するとされる。現行のRyzen 9000 X3Dシリーズ（最大128MB程度）と比べると133%増という計算だ。なぜこれほど大容量化するのかといえば、データがキャッシュ内に収まるかどうかで実効性能が2〜3倍変わるケースがゲームやAI推論では珍しくないからだ。
L2キャッシュはZen 5/6の1MB/コアから2MB/コアへ倍増する。L3へのアクセスすら待機コストになる高周波ワークロードでは、L2の拡大が直接レイテンシ削減につながる。ゲームでの1フレームの差はL3ではなくL2で決まることも多く、この倍増はゲーム性能の向上に直結する。大規模言語モデル（LLM）の推論をクライアントPC上で処理する需要が増す中、より多くの重み係数をキャッシュに載せられる利点も大きい。
Zen 7コアがZen 6から何を変えるのか
IPC（Instructions Per Cycle、クロックあたり命令数）の向上幅は、リーカーのMoore's Law is DeadがZen 6比で15〜25%という数値を示している。うち約8%分がキャッシュ設計の改善由来とされ、残りはフロントエンド・バックエンドの刷新によると伝えられる。
Zen 7ではISA（Instruction Set Architecture、命令セットアーキテクチャ）レベルで4つの追加が報告されている。AVX10（Advanced Vector Extensions 10）はIntelとAMDが共同で策定した次世代ベクトル演算仕様で、512ビット幅のSIMD演算をより効率的に処理できる。ACE（Advanced Compute Engines）は行列演算の高速化を目的としたユニットで、LLMの推論計算で多用される行列積演算をハードウェアレベルで加速する。LLMエージェントがエッジ環境やクライアントPC上で動く需要が拡大する中、CPUが一定の行列演算をGPUなしで担えることがAMDの目指す姿だ。
FRED（Flexible Return and Event Delivery）は割り込みモデルの刷新だ。従来の割り込み処理はカーネルモードとユーザーモードを往復するコンテキストスイッチに相当のCPUサイクルを消費していた。FREDはこのモデルを再設計し、OSがハードウェアイベントを処理する際のレイテンシを削減して高負荷時のスループットを安定させる。
ChkTagはx86メモリタギングと呼ばれるセキュリティ機能で、メモリアドレスにタグを付与してバッファオーバーフローのような脆弱性をハードウェア側で検出する。ソフトウェアスキャンとの違いは、実行時に動的かつ継続的に監視できる点にある。クラウドやサーバー環境でのセキュリティ要件が年々厳しくなる中、タグ付きメモリはサーバーCPUの標準機能に近づきつつある。
従来の丸型ウェハーをやめてパネルへ：FOPLPとLisa Su CEO訪問の意味
従来の半導体パッケージングはウェハー（円盤形のシリコン基板）を単位として行われる。円盤形の基板は端の部分が必然的に無駄になる。これに対しFOPLPはパネル——大判の矩形基板——を単位にパッケージングを行うため、面積を最大限に使えてダイ数あたりのコストが下がる。AMDがPowertech（力成科技）に注目するのはここだ。Powertechは2019年からFOPLPの量産を手がけており、試作段階の歩留まりは90%に達したとも報告されている。業界平均を大きく上回るこの数値は、技術が量産化できる水準に達していることを示す。
AMD CEO Lisa SuがPowertech工場を台湾出張の中で直接訪問し先進パッケージング技術の確保を交渉したことは、AMDがTSMCのCoWoS（Chip on Wafer on Substrate）など既存のパッケージング技術との比較を実際に行っている段階にあることを意味する。なぜTSMCのパッケージングからPowertechへの切り替えを検討しているかといえば、CoWoSの供給がAI向けGPUに集中しており、CPU向けへの割当が限られるリスクがあるからだ。FOPLPはその代替経路として機能する。現時点では複数の選択肢を並行して評価中であり、Zen 7の全製品にFOPLPが採用されるかどうかは最終的な比較評価を経て決まる。
Intel 14AとAMDが2028年に激突する、$200B CPU戦争の構図
Zen 7は2027年に試産、2028年に量産という計画だ。同じ年、Intelも14Aノードを使った製品を計画している。2000億ドル規模のCPU市場で、最先端プロセスを使った製品が同じ年に激突する構図は、2018〜2020年のZen 2がIntelを追い詰めた時期以来の正面衝突になりうる。
TSMC A14を選んだことで、消費電力あたりの計算性能という競争軸でAMDはIntelに対する技術的アドバンテージを持つ計算になる。FOPLPがパッケージングコストを下げれば、大容量キャッシュを搭載したフラッグシップCCDのコストパフォーマンスも改善される。デスクトップ向けのGrimlock Ridgeは既存のAM5ソケットとの互換性を維持する計画とされており、Zen 6ユーザーがCPU単体でアップグレードできる選択肢も残る。
Intelの14Aは自社製造ファウンドリの再建と同期しており、計画通りに進むかどうかは製造歩留まりに依存する。AMDがTSMCとPowertechという2系統のサプライチェーンを構築しようとしているのは、単一ベンダーへの依存リスクを下げる布石でもある。Zen 7「Grimlock」の設計が示しているのは、2028年のCPU市場をAMDがどのように制覇しようとしているかという設計図だ。Zen 6がまだ市場に出ていない今、その答え合わせは2年以上先になる。
