「電子の渋滞」をゼロにする新構造——KAISTが2次元素材で半導体の接触抵抗を無効化

現代のあらゆる計算処理は、電子が半導体チップの内部を走り抜けることで成立している。しかし、その電子の通り道には、長年見過ごされてきた深刻な「渋滞」が存在する。

半世紀の常識が直面した「接触抵抗」という名の物理的限界

半導体の性能向上は、「トランジスタをいかに小さくするか」という微細化（ムーアの法則）の歴史に他ならない。現在、TSMCやSamsungといった先端ファウンドリは、3ナノメートルから2ナノメートルへと至る極限のプロセスルールでしのぎを削っている。しかし、デバイスの寸法が原子数個分のスケールにまで縮小した現在、チップの内部ではトランジスタ本体のスイッチング性能以上に深刻な問題が浮上している。それが、金属電極と半導体の境界面で生じる「接触抵抗」だ。

どんな電子デバイスであっても、外部の回路と電気をやり取りするためには入り口と出口にあたる金属電極が必要となる。しかし、金属と半導体という全く異なる物質を物理的に接合すると、その境界面には必ず「ショットキー障壁」と呼ばれる電気的な壁が形成される。両者の電子的な性質（仕事関数やエネルギーバンド）が根源的に異なるために生じる、物理的な不可避の現象である。

従来のデバイス製造プロセスでは、シリコンや2次元半導体の上に、外部からチタンや金、銅などの金属電極を蒸着させていた。これは、アスファルトで完全に舗装された高速道路（金属）から、突然未舗装の砂利道（半導体）へと無理やり接続するような状態である。材質の不整合がある境界面では、走行する車（電子）は必ず減速を強いられ、激しい渋滞を引き起こす。

デバイスのサイズが大きかった時代には、この接合部での抵抗はシステム全体から見れば誤差の範囲に収まっていた。しかし、微細化が限界まで進んだ最新のチップでは、配線が極細化して電子が散乱しやすくなっているうえに、接合部の面積も極小化している。その結果、トランジスタそのものの内部抵抗よりも、電極との接合部で生じる接触抵抗のほうがデバイス全体の性能を支配するという逆転現象が起きている。

ここで発生する「電気的ボトルネック」は、計算に使うべきエネルギーを熱として無駄に散逸させる。現在、生成AIの急速な普及に伴い、データセンターに並ぶGPUなどのAIプロセッサは天文学的な電力を消費し、排熱の処理が追いつかない「ダークシリコン（熱密度が高すぎてチップ全体を同時に稼働させられない問題）」が深刻化している。この熱の壁を突破し、次世代デバイスの進化を継続するためには、電子の渋滞を根本から解消する技術的ブレイクスルーが不可欠だった。

異素材を繋がず「性質」だけを変える逆転のアプローチ

金属と半導体を無理に繋ぐから渋滞が起きる。ならば、最初から一つの素材の内部で両方の役割を完結させてしまえばよい。

この直感的な問いに対し、韓国科学技術院（KAIST）のSeungbum Hong教授とKibum Kang教授、および成均館大学（Sungkyunkwan University）のSung Beom Cho教授らの共同研究チームは、極めてエレガントな解決策を提示した。彼らが着目したのは、二セレン化白金（$\text{PtSe}\_2$）と呼ばれる遷移金属ダイカルコゲナイド（TMD）の一種である。

この$\text{PtSe}\_2$は、層の厚さが原子わずか1〜2層分（約1ナノメートル未満）しかない極薄の物質でありながら、結晶の微小な状態変化や層の厚さを制御することによって、金属のように電気をよく通す「半金属（semimetallic）」状態と、トランジスタの役割を果たす「半導体（semiconducting）」状態の両方を作り出すことができる特異な性質を持つ。研究チームはこの特性を巧みに利用し、単一のフィルム内部に半金属領域と半導体領域を連続して作り出すことに成功した。

外部から別の金属を貼り付けるのではなく、同一素材の原子ネットワークを維持したまま、部分的に電子構造だけを変化させるこの構造は、「モノリシック（単一一体型）構造」と呼ばれる。前述の道路の比喩で言えば、アスファルトと砂利道を強引に切り貼りするのではなく、アスファルトの性質を徐々に変化させてグラデーションのように砂利道へと移行させる手法に等しい。継ぎ目や異種材料間の物理的な障壁が存在しないため、電子が境界で衝突・散乱する理由が根本から排除される。

ナノスケールが裏付けた「渋滞ゼロ」の電子移動

理論的に優れた構造であっても、それが実際の極小デバイス内で機能しているかを証明することは極めて困難である。ナノスケールの薄膜内部で電荷がどのように移動しているかを、直接かつ精緻に観察する技術がこれまで欠けていたためだ。

研究チームは、原子間力顕微鏡（AFM）をベースにした独自の分析プラットフォームを構築することでこの計測の壁を突破した。微小な探針を用いて、物質の表面形状と電気的特性を原子レベルの解像度で同時にスキャンすることにより、電荷の輸送状態をナノメートル単位でマッピングしたのである。

観察結果は、事前の理論的予測を鮮やかに裏付けるものだった。電流が半金属領域から半導体領域へと流入する際、従来の金属-半導体接合部で必ず観察されていた経路の湾曲や電子の滞留が一切生じず、電流が極めて自然に一直線に流れ続けていた。電気的ボトルネックが存在しないことを、ナノスケールの直接観察によって世界で初めて実験的に証明した瞬間であった。

さらにチームは、この構造における半導体領域に対して実際に電界を印加し、トランジスタとしての基本動作テストを実施した。モノリシックな界面であっても、ゲート電圧によって電流のオン・オフを安定して制御できることが実証された。この実験事実は、今回の発見が基礎物理学の成果であると同時に、次世代電子デバイスの接触抵抗を削減する実用的なコア技術へと直結することを示している。

室温動作と量産化に向けた次なるハードル

この技術的飛躍は、2次元材料を用いた次世代半導体のアーキテクチャ設計に根本的なパラダイムシフトを迫るものである。従来の手法と本研究のアプローチの構造的差異は、以下の表のように整理できる。

2026年7月に材料科学の国際学術誌『Matter』に掲載された本研究（筆頭著者：Yeongyu Kimら）は、半導体製造を「異種素材の貼り合わせ」から「単一素材内の変質」へと進化させる重要な足がかりとなる。

膨大な並列計算を行い熱管理が死活問題となるAIチップや、限られたバッテリーで長期間駆動することが求められる超低消費電力半導体において、接触抵抗の排除は直接的なパフォーマンス向上に直結する。特に、既存のシリコンに代わるチャネル材料として2次元材料の導入を急ぐ半導体業界にとって、極薄の素材特有の「コンタクト（電極付け）の難しさ」を回避できるモノリシック構造の価値は計り知れない。

実用化に向けては越えるべきハードルも残されている。第一に、この精密なモノリシック構造を、実際の半導体製造ラインに乗る300ミリメートル規模の大面積ウェハーへと均一にスケールアップする手法の確立が必要だ。第二に、サーバー内部の過酷な熱環境下でも、半金属と半導体の境界状態が長期的に安定を保てるかという耐久性の検証が求められる。第三に、二硫化モリブデンなどの他の有力な2次元材料へ、このアプローチがどこまで応用可能かの水平展開である。

ナノスケール空間において「異種材料の接合」という半世紀にわたる常識を捨て去り、単一素材によるシームレスな電荷輸送を証明した事実は揺るがない。電子の「渋滞のない道」を切り拓いたこのアプローチは、私たちが手にする次世代デバイスのアーキテクチャの根幹を、確実に塗り替えていくはずだ。