TSMCの2nmプロセス「N2」で、顧客による設計採用が従来世代を上回るペースで広がっている。7月3日に横浜で開かれたTSMC 2026 Japan Technology Symposiumで、Kevin Zhang上級副社長兼副共同COOは、N2の2年目のテープアウト数が3nm世代の同時期の4倍に達したと明らかにした。一方、TSMCが7月16日に発表した2026年第2四半期決算では、N2のウェハー売上高構成比は3%だった。設計データの完成と量産売上の間には、製造期間、歩留まり、製品投入時期という長い工程が残る。4倍という数字が示すのは、完成品の出荷量ではなく、将来の生産候補が厚くなったことである。
4倍は「設計完了数」であり、売上倍率ではない
テープアウトは、半導体の回路レイアウトを確定し、フォトマスク作製と試作・量産工程へ渡す節目を指す。1件のテープアウトは1社を意味せず、同じ顧客が複数の製品、ダイ、改版を流す場合もある。従って、N2のテープアウト数がN3の4倍という説明から、顧客数やウェハー投入枚数が4倍になったとは判断できない。受注額と出荷量についても同様である。
今回の発言は、N2の2年目とN3の同じ段階を比べた相対値である。日本のイベントを取材したDIGITIMESとMONOistは4倍という説明を伝えたが、N2とN3の絶対件数、製品構成、テストチップや設計改版の数え方は公表されていない。再現可能な統計というより、TSMCが顧客イベントで示した採用ペースの指標として扱うのが妥当だ。
それでも、従来の見通しから一段進んだ情報ではある。TSMCは2025年1月の決算説明で、N2の量産開始後2年間に予定されるテープアウト数が、N3とN5の各世代を上回るとの見方を示していた。今回の発言は、その方向性に「N3の4倍」という規模感を加えた。Semiconductor Engineeringが2026年4月の北米Technology Symposiumを取材した際には、TSMCが20件超のN2テープアウトを受領済みで、70件超がパイプラインにあると説明したことも報じられている。横浜の4倍と集計範囲が同じかは確認できないが、複数の設計案件が量産候補として進んでいる状況は読み取れる。顧客数や顧客別の件数は分からない。
量産売上への転換時期は顧客ごとに異なる。TSMCの魏哲家CEOは2024年4月、ウェハー製造のサイクルタイムと後工程を考えると、N2の量産立ち上がりはN3に似た形になると説明していた。テープアウトと製品立ち上げは、各社のロードマップや事業判断にも左右される。設計案件が増えれば将来の売上機会は広がるが、小型のモバイル向けダイと大型のサーバーCPU用ダイでは、必要なウェハー量も販売単価も等しくない。
GAAとNanoFlexが広げた設計の選択肢
N2は、TSMCが量産する先端ロジックで初めてゲート・オール・アラウンド（GAA）型ナノシートトランジスタを採用する。N3まで使われたFinFETでは、ゲートがフィン状のチャネルを3方向から覆う。GAAでは薄いナノシートをゲートが全周から囲み、電流制御を高める。TSMCはN3Eとの比較で、同じ消費電力なら10〜15%の速度向上、同じ速度なら25〜30%の消費電力削減、15%超のチップ密度向上を掲げる。
設計の自由度を支える仕組みが「NanoFlex」である。面積と電力効率を優先する背の低い標準セルと、速度を優先する背の高い標準セルを、同じ設計ブロック内で組み合わせられる。CPUコアのタイミングが厳しい経路には高性能セルを置き、キャッシュ周辺や制御回路では小型セルを使う、といった調整が可能になる。N2を一律の性能設定で使うのではなく、製品内の場所ごとに性能、電力、面積の配分を変えられる点が採用対象を広げる。
プロセスが用意されても、設計ツールと検証済みIPが揃わなければテープアウトは増えにくい。Cadenceは2025年4月、デジタル設計、カスタム／アナログ設計、熱解析の各フローがN2PとA16向けに認証されたと発表した。N2P向けにはDDR5 12.8G IPも用意したとしている。TSMC、EDA企業、IP供給企業が設計基盤を早期に整えることで、顧客はトランジスタ構造の変更に伴う検証負担を抑えやすくなる。
TSMCは2026年4月の決算説明で、N2が2025年第4四半期に良好な歩留まりで量産へ入り、スマートフォンとHPC／AIの双方から強い需要があると説明した。モバイルSoCは電力効率、データセンター向けCPUは演算性能と電力密度を重視する。公開資料を組み合わせると、NanoFlexによる設計調整の幅、設計ツールとIPの整備、派生プロセスの工程表が採用を支える土台になったと推測できる。ただし、TSMCは4倍の内訳を用途別にもプロセス別にも開示しておらず、個々の要因と件数を直接結び付けることはできない。
ウェハー売上高構成比3%とAMD Veniceが示す量産の中身
2026年第2四半期、N2はTSMCのウェハー売上高の3%を占めた。同じ四半期はN3が30%、N5が33%、N7が11%で、7nm以降の先端プロセス全体は77%だった。N2が独立した売上区分として開示されたのは今回が初めてであり、設計案件の増加が商用生産へ移り始めたことを示す。ただし現段階では、N3やN5に比べると売上への寄与は小さい。
顧客側で確認できる具体例がAMDの第6世代EPYC「Venice」である。AMDは2026年5月21日、台湾でVeniceの生産立ち上げを開始したと発表し、TSMCの2nmプロセスで生産段階に入った初のHPC製品と位置付けた。後継の2nm製品「Verano」も公表している。大面積のサーバーCPU用チップレットが量産へ移ることは、N2の売上構成がモバイル製品の投入時期だけで決まらないことを示す。一方、AMDは一般出荷の開始日や顧客への配備状況を明らかにしておらず、生産立ち上げを販売開始と読み替えることはできない。
モバイル側では、MediaTekが2025年9月にN2Pを使う旗艦SoCのテープアウトを発表し、量産と搭載製品の登場を2026年後半に見込んでいる。同社が示したN3E比の目標は、同じ電力で最大18%の性能向上、同じ速度で約36%の消費電力削減、ロジック密度1.2倍である。これは基本のN2ではなく改良版N2Pの指標であり、実製品の速度、電池持続時間、ダイ面積を保証する数字でもない。それでも、サーバーCPUとモバイルSoCが異なる時期に立ち上がる構図は、テープアウトの多さが数四半期にわたって売上へ転換する可能性を示している。
N3の初期推移を見ると、先端ノードの売上化に時間差があることが分かる。N3は2022年第4四半期に量産を開始し、ウェハー売上高構成比は2023年第3四半期に6%、第4四半期に15%へ上昇した。N2の3%と直接比較できる対照実験ではない。顧客製品の投入時期とダイサイズが違い、価格や稼働率も異なるためだ。4倍のテープアウトが同じ四半期の4倍の売上を生むという関係はなく、今後の製品投入を待って段階的に収益化される。
87日の在庫と2〜3ポイントの採算負担
設計採用が好調でも、先端ノードの立ち上げ期には工場側の費用が先行する。TSMCはN2を新竹と高雄の複数フェーズで増産している。2026年第2四半期の在庫日数は前四半期の80日から87日へ7日増え、会社は主因としてN2の量産拡大を挙げた。製造途中のウェハーが増え、売上計上より先に仕掛品と原材料が積み上がる局面である。
採算への影響も数値化されている。TSMCはN2の立ち上げが2026年通期の粗利率を2〜3ポイント押し下げると見込む。新しいプロセスでは設備の減価償却、初期の稼働率、歩留まり改善に伴うコストが重なる。高い価格を設定できる先端ノードでも、量産直後から全社平均の利益率に達するとは限らない。
先行するN3は、その時間軸を示す例になる。N3は2022年第4四半期に量産を始めたが、TSMCが全社平均の粗利率へ到達し、それを上回ると見込むのは2026年下期である。N2でも4倍のテープアウトを製造量へ変換する過程で、工場の増設、顧客ごとの製品認定、歩留まり向上が必要になる。案件の厚さは長期の設備稼働を支える一方、立ち上げが集中すれば在庫と費用も膨らむ。
次の確認点は、ウェハー売上高構成比の上昇と採算改善が同時に進むかである。N2の構成比だけが上がっても、粗利率への圧迫が長引けば、量産立ち上げの費用は残る。在庫日数は全社指標であり、N2以外の需要や原材料にも動かされるため、数値の低下だけでN2の仕掛品が売上へ転換したとは判断できない。四半期ごとのN2ウェハー売上高構成比と粗利率に加え、在庫日数も追う必要がある。会社側が説明する各指標の増減要因も欠かせない。いずれもテープアウト数より遅れて表れるが、製造事業としての進み方を確かめる材料になる。
N2PからN2Uへ、2nmを一世代で終わらせない
TSMCは2nmを単一仕様のプロセスとして展開していない。性能と電力を改良したN2Pは2026年後半に量産予定で、日本のシンポジウムではN2比で約5%の性能向上が示された。高性能用途向けのN2Xは2027年に続き、N2比で約10%の性能向上を狙う。基本のN2で量産基盤を作り、顧客が求める性能帯と投入時期に応じて派生版へつなぐ構成だ。
2028年には「N2U」が予定される。TSMCの公式発表によると、N2P比で3〜4%の速度向上、または8〜10%の消費電力削減、1.02〜1.03倍のロジック密度を目標とする。同年には車載向け「N2A」のAEC-Q100認定も計画され、N2Pの設計キットには車載用のAuto-Use kitがすでに提供されている。スマートフォンやHPCから始まったGAA世代を、車載を含む長寿命の製品群へ広げる工程表である。
派生版の多さは、N2のテープアウトが今後も同じ仕様へ集中するとは限らないことも意味する。N2系の各プロセスは投入時期と目標が異なり、電源配線をウェハー裏面へ移すA16も別の選択肢になる。現在の4倍という発言を、これら全世代の受注や生産能力を合算した数字として扱うべきではない。
N2の立ち上がりを判断する次の材料は、四半期ごとのウェハー売上高構成比、N2Pの量産開始、在庫日数、粗利率への影響である。4倍のテープアウトは、TSMCのGAA移行に多くの設計が集まったことを示した。ウェハー売上高構成比3%と2〜3ポイントの粗利率負担は、それを工場の収益へ変える工程が始まったばかりだと示す。設計の勢いが量産規模へ変わったと評価できるのは、派生プロセスの投入が続くなかで、売上比率と採算の双方が改善した時である。