Diraqとベルギーの半導体研究機関imecを含む研究チームは、300mm CMOS互換工程で製造した8個のシリコン・スピン量子ビットをすべて調整し、個別に制御した。成果は2026年7月9日、Nature Communicationsに掲載された。2025年には同じ製造基盤の2量子ビット素子が99%を超える操作忠実度を記録していた。今回はその製造基盤を8個の列へ広げ、全量子ビットのRabi振動とコヒーレンスを測定した。課題は「工場で高品質な量子ビットを作れるか」から「多数の量子ビットをどう読み、どう結ぶか」へ進んだ。
8個を4組に分け、全量子ビットを個別制御
試作チップには8個の量子ドットが一直線に並ぶ。研究チームは隣り合う2個を二重量子ドットと呼ばれる単位にまとめ、全体を4組に分けて調整した。8個を一度に扱う代わりに、よく理解された2個単位を4組作る設計である。研究チームは、この分け方によって調整を量子ビット数Nに対してN/2個の単位セルへ切り分けられるとしている。
全8個で、マイクロ波によって量子状態が周期的に変わるRabi振動を観測した。Rabi周波数は141〜204.5kHzの範囲に収まり、各量子ビットを周波数で選んで操作できた。外部ノイズの影響を含むRamsey測定のコヒーレンス時間T2*は最大41マイクロ秒、平均21マイクロ秒。Hahn echoでゆっくりしたノイズを打ち消したT2は最大1.31ミリ秒、平均0.7ミリ秒だった。論文によれば、同系統のファウンドリ製デバイスと同等で、大学の研究設備で作った比較対象を上回る。
製造条件も今回の意味を狭く、明確にする。imecは同位体純化したシリコン28の300mmウェハーを使い、残留するシリコン29を400ppmまで抑えた。ゲートピッチは90nmで、光リソグラフィと電子線リソグラフィを併用している。測定は約20mKの希釈冷凍機内で行った。通常のロジック半導体と同じ300mm径の製造基盤を使ったが、室温で動く量産チップになったわけではない。
2量子ビット単位セルを、8個の長い列へ広げた
前段となる2025年のNature論文では、Diraqが設計しimecが製造した4個の2量子ビット素子を調べ、すべてで単一量子ビットと2量子ビットの制御忠実度が99%を超えた。状態準備と読出しは最大99.9%、T2*は最大40.6マイクロ秒、Hahn echoのT2は最大1.9ミリ秒だった。工業的な工程でも、研究室製の素子に近い精度を再現できることが最初の成果だった。
今回の8量子ビットでは、ピークのコヒーレンス時間を更新していない。価値は、同じ300mm工程を使いながら素子数を4倍にし、全8個の個別操作を成立させた点にある。量子ビットを増やすと、ゲート電極のばらつき、界面欠陥、隣の量子ドットとの干渉が調整を難しくする。それでも全数を動かせたため、単位セルの性能が長い列へ移せる見通しが一段具体的になった。
ただし、300mmウェハーを使ったことと量産歩留まりの実証は別である。論文が詳しく測ったのは1個の8量子ビットデバイスであり、ウェハー上の多数のチップが同じ性能で動く割合は示していない。2025年の研究は同じウェハーから選んだ4個の2量子ビット素子で再現性を確かめたが、8個へ増やしたときの歩留まり分布は次の検証項目として残る。
中央4個を、両端の2センサーから読み出す
線形アレイでは、列の内側をどう読むかが配線密度を左右する。今回のチップは、列の両端に単電子トランジスタ（SET）を1個ずつ置いた。端の2組はSETで直接読み、中央の2組は量子状態に応じた電荷移動を外側へ連鎖させる。遠くの変化を端のセンサーへ運ぶ「カスケード読出し」である。
これにより、中央の4量子ビットも高い信号対雑音比で測れた。左右の端にある2組を同時に取得し、中央の2組も別の段階で同時に取得する。全8個を一度に読む方式ではないものの、量子ビットごとにセンサーと配線を増やさず、2段階で列全体を測定できた。素子が増えるほど、冷凍機へ持ち込む配線は熱の流入源になる。センサー数の伸びを抑える設計は、量子ビット密度と冷却負荷を両立させるうえで効く。
研究チームは、この方法をさらに長い1次元列へ使えるとみている。ただし、より複雑なチップでは、端からすべての量子ドットへ電子を順番に入れると初期化に時間がかかる。論文は、端で電子を用意し、内側へ移送する方式を候補に挙げた。読出しの次には、電子と量子情報を壊さず運ぶ制御が必要になる。
2量子ビットゲートは1組、全体接続は未実証
8個を個別に回せても、量子計算には隣り合う量子ビットを相互作用させる操作が要る。研究チームは端のP1-P2という1組で交換相互作用を制御し、制御Z（CZ）ゲートの位相を最大38回の反復で調べた。位相の一貫性が保たれたことから、著者らは周辺の電荷ノイズが低い可能性を指摘した。
しかし、論文はこのCZゲートの忠実度を報告していない。残る3組では、電圧を上げても交換相互作用を滑らかにオンにできなかった。意図しない場所に量子ドットができたり、電子が別の場所へ移動したりしたためである。P7-P8では相互作用が急に強まったが、精密なゲート制御には向かなかった。
著者らは、この結果を2量子ビットゲート調整の拡張性を示すものではないと明記している。8個を4組として調整する考え方が本当に拡張できるかを確かめるには、各組で安定したもつれゲートを動かさなければならない。今回のチップは「8個の量子ビットを同じ列で保ち、個別に扱える」段階へ達したが、「8個を計算回路として自在に結べる」段階にはない。
90nmピッチの先に、2次元接続と歩留まり
交換相互作用を安定させる直接の改善策は、ゲートを小さくし、量子ドット間のピッチを詰めることだ。90nmピッチは製造技術を広げる途中の設計であり、論文は微細化によって電子をより強く閉じ込め、隣接量子ビット間の結合を調整しやすくできると説明する。ただし、微細化を進めながらウェハー全体の均一性と歩留まりを維持する必要がある。
接続の形も変わる。1次元列は同期制御や統計を調べるには扱いやすいが、大規模な誤り訂正は、より多くの隣接関係を持つ2次元構造を求める。imecは、2次元格子を2列または3列へ折り畳むbilinear、trilinear構造と、量子情報を列内で移送する案を示している。8個の線形アレイは、その配線・読出し・移送技術を試す入口に当たる。
製造面では、imecが主導する欧州の半導体量子パイロットライン「SPINS」が2026年4月に始動した。25組織が参加し、事業規模は5000万ユーロ。研究用のマルチプロジェクト・ウェハーと初期設計キットの提供を目指しており、特定企業の試作から複数設計者が使える製造基盤へ進める試みである。
Diraqの計画は米国防高等研究計画局（DARPA）のQuantum Benchmarking Initiativeでも審査されている。同社は2025年11月にStage Bへ進み、1年間で研究開発計画、リスク軽減策、必要な試作機を評価される。QBIは、2033年までに計算価値がコストを上回る「utility-scale」へ到達できるかを評価する。そこへ向かう次の証拠は量子ビット数の増加では足りない。全隣接ペアのゲート忠実度、2次元接続、ウェハー単位の歩留まりがそろったとき、300mm工程は製造上の利点から計算機の拡張性へ結びつく。
