Term

N2

別名: 2nmプロセス

Overview

最終更新: 2026年7月9日

TSMCが2025年後半の量産開始を目指して開発している2nm世代の半導体製造プロセスである。従来のFinFET構造に代わり、同社として初めてナノシート構造のゲートオールアラウンド(GAAFET)トランジスタを採用する。これにより、前世代の3nmプロセスと比較して大幅な性能向上と電力効率の改善が期待されている。スマートフォン向けSoCから高性能コンピューティングまで幅広い用途が想定されており、その後の改良版であるN2PやN2X、そして1.6nm世代のA16へと続く同社の次世代ロードマップの基盤となる重要な技術ノードである。

Mentioned Articles

4 件

External Mentions

5 件