2nm

2nmとは、半導体製造プロセスの世代を示す技術ノードの呼称であり、「N2」とも表記される。実際の物理的寸法が厳密に2ナノメートルを意味するわけではなく、前世代の3nmノードと比較してトランジスタ密度の向上や消費電力の削減、処理性能の改善を実現する製造プロセス世代を指す業界慣行上の名称だ。AI向け高性能チップやモバイル向けSoC、さらにはHBMのベースダイやロジックダイなど、幅広い先端半導体製品での採用が見込まれている。

概要

2nmプロセスは、TSMCが2025年の量産開始を目標として開発を進めてきた最先端の半導体製造世代だ。Appleなどの大口顧客が量産初期ロットを優先的に確保するとされており、スマートフォン向けSoCやパソコン向けプロセッサへの採用が予定されている。加えて、AIワークロードへの需要増大を背景に、データセンター向けアクセラレータやメモリ製品のロジック部分にも適用範囲が広がりつつある。TSMCに限らず、SamsungやRapidusもそれぞれ独自の2nm世代プロセス開発を進めており、次世代半導体サプライチェーンにおける主要な競争軸となっている。

主要な動向

Rapidusは、日本国内での2nm世代半導体の量産を目指す企業として注目を集めている。2026年2月27日には政府の独立行政法人情報処理推進機構（IPA）を通じた資金調達が完了し、総額2676億円規模の資金注入が実現した。これにより、2nm量産に向けた設備投資や研究開発が加速するとみられており、日本の半導体産業の自立という観点からも重要なマイルストーンとして位置づけられている。また、2026年4月にはRapidusがガラス基板とPLP（パネルレベルパッケージング）を組み合わせた独自の先端パッケージング技術について、TSMCとの差異化戦略として提示していることも報じられている。

AMDは2026年1月に開催されたCES 2026において、2nm世代に相当するプロセスを採用した次世代AIアクセラレータ「Instinct MI400」シリーズおよびラック規模のシステム「Helios」を発表した。この発表は、AIインフラ市場における製品競争の主戦場が2nm世代へと移行しつつあることを示すものだ。

Samsungは2026年6月時点で、HBM（高帯域幅メモリ）の次世代規格である「HBM4E」の製造において2nmプロセスを投入する計画を明らかにした。HBMのベースダイやロジックダイに最先端ロジックプロセスを適用することで、メモリ自体が一定の演算機能を持つ「メモリの知性化」を図り、SK hynixとの競争で優位性を確保する狙いがある。

Appleは2026年6月時点で、クラウドAI基盤向けの独自チップ「Baltra」の開発を進めていると報じられている。NVIDIAのGPUサーバーおよびGoogleのGeminiへの依存を削減することを目的としたこのチップは、最先端プロセスでの製造が前提とされており、2nm世代の製造能力と深く関わる取り組みとして注目される。

iPhone 18に搭載が予定される「A20」チップについては、2nm世代プロセスと「WMCM（Wafer-level Multi-Chip Module）」と呼ばれる新たなパッケージング技術の組み合わせにより、熱効率の向上が図られるとの情報が2025年12月時点で報じられている。2nm世代のプロセス微細化と先端パッケージングの融合が、モバイルデバイスの性能・熱管理に与える影響として注目されている。

技術的位置づけ

2nmノードはFinFETに代わるGAA（Gate-All-Around）トランジスタ構造の採用が業界全体で本格化する世代とされており、電力効率とトランジスタ密度の両面で前世代から大幅な改善が期待されている。製造の難易度は極めて高く、EUV（極端紫外線）リソグラフィの多重露光や、新たな材料・プロセス技術の実用化が不可欠だ。こうした技術的障壁が、TSMC・Samsung・Rapidusといった限られた企業のみが量産を追求できる状況を生み出しており、2nmプロセスノードへのアクセス自体が地政学的・産業政策的な観点でも重要性を増している。