IBMは2026年8月19日、二つのモジュール式クライオスタットを結合し、15ミリケルビン未満で同時に運転したと発表した。結合後の装置は高さ、幅ともに8フィートを超える。変化は最低温度の更新ではない。独立した二つの冷却セルを、将来の量子プロセッサ間配線を通せる一つの低温環境として動かしたことにある。
超伝導量子計算機を大きくするには、量子ビットとともに誤り訂正用の測定系、信号線、プロセッサ間の結合を増やし、それらを低温で維持しなければならない。IBMが試したのは、量子チップの外側にある冷凍機の低温環境を、横方向へ増設できるかどうかだ。
「180倍冷たい」が隠す接続実証
15ミリケルビンは0.015 Kであり、宇宙マイクロ波背景放射の約2.7 Kと比べれば、絶対温度の比は180になる。IBMが示した「180倍冷たい」という数字は、この2.7÷0.015の比である。温度差が180倍という意味でも、量子計算の性能が180倍になるという意味でもない。15 mK未満は超伝導量子機で使われてきた運転域であり、新たな最低温度記録ではない。
今回確かめられたのは、二つのセルを接続した後も4 Kまで5日未満で冷却し、その後15 mK未満へ到達できたことだ。セルを別々に冷やすのではなく、結合部分を含む低温環境を同時に作れた。将来、別の量子プロセッサへ信号を渡す経路を増やすなら、ケーブルが通る場所も同じ温度帯で安定させる必要がある。実証範囲はここまでで、セル間リンクの動作は別に確かめる必要がある。
0.53平方メートルの配線面積、円筒から箱へ
各セルには約0.53平方メートルの利用可能な配線面積と、2.75立方メートルの真空室容積がある。IBMによれば、各セルの真空筐体は同社で広く使われる従来システムと比べ、最大12倍の配線スペースを持つ。単体プロセッサ向けの円筒形クライオスタットを大きくすると、配線と発熱を一つの筐体に集中させる。保守は難しくなり、クロストークも抑えなければならない。箱型のセルを横に並べる設計なら、装置を横方向へ拡張できる。
二つのセルはそれぞれ真空室、冷却機構、熱シールドを備える。隣接部では温度段ごとのシールドをつなぎ、量子ケーブルを通す保護された低温トンネルを作るという。IBMが説明するL-couplerは、希釈冷凍機内で約1メートル規模の距離を隔てた別のQPUを接続する長距離量子インターコネクトである。その間の経路を低温・低ノイズのまま保ち、別チップを一つの計算系として動かすための構造だ。
セルごとに真空と冷却機構を分けた設計は、拡張時の工事範囲も狭める。IBMは、熱シールドによって隣接セル間の熱的な影響を抑え、セルを増やしても冷却時間と温度安定性を一定に保てると説明している。従来の一体型装置では、内部の構成を変えるたびに大きな低温空間を扱う必要があった。対して箱型セルなら、将来のプロセッサ世代に合わせて一室ずつ試験し、交換できる。もっとも、今回公開されたのは2セルの初期実証であり、数十基を連ねた状態の冷却データや、隣のセルを動かしたまま保守できるかは示されていない。
288物理量子ビットのqLDPCが求める冷凍機
IBMが将来の誤り訂正で軸に置くgross qLDPCコードは、144個のデータ量子ビットと144個のシンドローム量子ビット、計288物理量子ビットで12論理量子ビットを符号化する。Natureに掲載された2024年の研究は、標準回路ノイズモデルで閾値を0.7%と推定した。物理エラー率0.1%の条件では、12論理量子ビットを約100万シンドローム周期保持できると数値シミュレーションし、表面符号では約3,000物理量子ビットが必要になるとの比較を示した。これは実機で得た性能値ではない。単純平均では、論理量子ビット1個を守るためにデータ用と検査用を合わせて24物理量子ビットを使う。
論理量子ビットを200個まで増やすStarlingでは、量子ビット本体の数より、各量子ビットを制御して誤りの兆候を読み出す経路をどう収めるかが設備を大きく左右する。信号線は室温側から熱を運び込み、冷却段が処理できる熱量には上限がある。配線面積を12倍へ広げた意味は、チップを置く空間が増えたというより、誤り訂正のために増える入出力を冷凍機の熱収支に入れる場所を確保したことにある。
ただし、配線面積が12倍でも冷却能力まで12倍になったとは限らない。IBMは今回、15 mK段で許容できる熱流入や、L-coupler一本当たりの損失を示していない。配線を置けることと、演算中の発熱を吸収しながら量子状態を守れることは別の検証項目である。
qLDPCの省資源性には、配線側の厳しい条件が伴う。研究は各物理量子ビットに6本の結合を求め、二層の平面グラフ、低損失の第2配線層、長距離カプラーをハードウェア課題に挙げる。こうした要件は、量子ビットを置く空間に加え、結合を低温で維持する経路も設備に求める。二つのセルとL-couplerは、その経路を低温空間へ収め、qLDPCの物理量子ビット削減を装置の利点へ変えるための前提となる。
同時冷却の実証と、まだ測られていないモジュール間演算
二つのセルを同時に15 mK未満へ冷却できたことは、高忠実度の量子情報転送を実証したことにはならない。Live Scienceは記者会見取材に基づき、IBMがFlamingoで単純なゲート動作を試した一方、複雑なモジュール間演算はまだ実施していないと報じた。IBMは今回、モジュール間ゲートの忠実度、熱負荷の余裕、連続稼働時間、故障時の交換時間、システム全体の消費電力を公表していない。今回確認されたのは、二つのセルを接続した後も15 mK未満へ同時冷却できたことまでであり、セル間リンクの実装や忠実度、モジュール間の演算はまだ検証されていない。
比較対象として参照できるのは、評価している対象の違いである。GoogleのWillowは、101量子ビットの距離7表面符号メモリで、1誤り訂正周期当たり0.143%±0.003%の論理エラー率を査読済みの実験で報告した。符号距離を2増やすごとにエラーを2.14±0.02倍抑制し、最良の物理量子ビットより2.4±0.3倍長い寿命も示している。IBMの今回の発表はqLDPCやモジュール間演算を実証したものではなく、Googleの表面符号メモリ実験と同じ尺度で優劣を決められない。
2027年の1,000量子ビットと、2029年のStarling
IBMは2026年後半、新しいセルへNighthawkを搭載して性能試験を広げる計画だ。2027年にはL-couplerで複数プロセッサを接続し、少なくとも1,000プログラマブル量子ビットを備えるシステムを目標に掲げる。二つの冷却セルは、そのロードマップで複数のQPUを横につなぐための初期設備に当たる。計画どおりに進むかは、接続した状態での演算品質と運転条件が開示されて初めて判断できる。
さらにIBMはStarlingで、2029年に200論理量子ビットを使い1億量子ゲートを実行する目標を示している。これは達成済みの性能ではない。qLDPCの理論上の物理量子ビット削減を装置の利点へ変えるには、長距離カプラー、追加配線、誤り訂正の各部分が同じ低温環境で動かなければならない。Nighthawkを載せたセル間でどの水準のゲート忠実度と稼働データが出るかが、2027年の1,000量子ビット計画と2029年のStarlingを結ぶ最初の検証になる。