NuvaCoreは2026年9月末、CPUの命令セットを決める前に、コアの基礎となる設計を進める「Core First」という開発方針を公開した。
同社は発表に添付した動画で、CPUコアを構成する基礎IPの「95％超」を、命令セットを確定する前に開発できると説明している。
NuvaCoreが開発する汎用CPUコア「WarpCore」では、まず性能、電力効率、チップ上で占める面積のバランスを重視してコアそのものを設計し、その後、自社やパートナーが構築するシステムに合わせて命令セットを選ぶという。
CPU開発では通常、Arm、x86、RISC-Vなど、どの命令セットアーキテクチャ（ISA）を採用するかが初期段階から設計に大きな影響を与える。Core Firstは、その決定をできるだけ後ろへずらしながら、CPUコアの開発を先に進めようという試みだ。
ただし、CPUコアの多くをISAから切り離して設計できることと、最終的なCPUが選択したISAに正しく対応し、既存のソフトウェアを問題なく実行できることは別の問題だ。
NuvaCoreの主張を評価するには、「95％超」の設計をどこまで共通化できるのかと、残りの部分をISAに合わせたときに性能や検証コストがどう変わるのかを分けて見る必要がある。
「95％超」はCPUの完成度を意味しない
NuvaCoreの発表投稿では、命令セットを確定する前に、CPUコアの基礎となるIPの「かなりの部分」を開発できると説明している。
添付動画の公開文字起こしでは、これを「CPUコアの基礎IPの95％超」と具体化している。
ここでいうIPとは、半導体の回路や機能を実現するための設計資産を指す。したがって、「95％超」はチップ全体の開発が95％終わるという意味ではない。
NuvaCoreが主張しているのは、CPUコアを構成する基礎的な設計資産の大部分を、ISAを確定する前に開発できるということだ。
ISAは「Instruction Set Architecture」の略で、ソフトウェアから見える命令やレジスター、その命令を実行したときにCPUがどのように振る舞うかを定める仕様である。
NuvaCoreが説明しているのは、このISAを決める前にCPU内部の設計をどこまで進められるかという話であり、「WarpCoreがすでに95％完成している」という意味ではない。
さらに、発表投稿や動画では、「95％」を何によって計算したのかも明らかにされていない。
設計ブロックの数なのか、RTLの規模なのか、回路面積なのか、あるいは別の基準なのかは分からない。検証、物理設計、ソフトウェア対応などを含む開発工数との関係も示されていない。
そのため、この95％という数字から、残りの開発期間や製品化までの工数を推測することはできない。
今回の発表と公式サイトの内容を整理すると、現時点で分かっているのは次のようになる。
| 項目 | 公表された内容 | 今後確認が必要なこと |
|---|---|---|
| 開発手順 | ISAを確定する前にCPUコアの基礎IPを先行して開発 | ISAに依存せず共通化できる部分と、ISA決定後に変更する部分 |
| 「95％超」 | CPUコアの基礎IPについてのNuvaCore側の説明 | 95％の算定方法と、回路規模・面積・開発工数との関係 |
| 主な用途 | AIインフラやデータセンターで長時間続く高負荷処理 | 実際に想定する処理、比較対象、測定条件 |
| 設計目標 | 性能、電力効率、チップ面積をまとめて最適化 | 同じ条件で測った性能、消費電力、コア面積 |
| 製品 | 汎用CPUコア「WarpCore」を開発 | 採用ISA、製造プロセス、コア構成、提供時期 |
現時点でNuvaCoreが具体的に示したのは、CPUを「どの順番で設計するか」という考え方だ。
WarpCoreが既存のArm、x86、RISC-V系CPUと比べてどれだけ高速なのか、消費電力や面積をどこまで削減できるのかといった実測値は、まだ公開されていない。
ISAを後から選んでも、その制約がなくなるわけではない
CPU内部の回路とISAをある程度切り離して設計する考え方そのものは、新しいものではない。
例えば、高性能なx86 CPUでは、複雑なx86命令を内部でより細かな「マイクロ操作」に変換し、その内部表現を実行回路へ送る方式が広く使われている。
つまり、ソフトウェアから見えるISAと、その命令をCPU内部でどのように実行するかという「マイクロアーキテクチャ」は同じものではない。
ただし、内部表現へ変換できるからといって、ISAの影響を無視できるわけではない。
CPUは最終的に、ソフトウェアから見てISAの仕様通りに動作しなければならない。
Centaur Technologyのx86 CPUを対象にした研究「Verifying x86 Instruction Implementations」では、命令のデコード、マイクロ操作への変換、その後の実行回路まで含め、最終的な動作がx86の仕様に一致することを検証する方法が扱われている。
これはWarpCoreの設計方式を示した研究ではない。しかし、CPU内部で独自の処理形式を使ったとしても、最終的にISAが求める動作と一致していることを確認する作業が必要になることを示す例ではある。
ISAの影響は、命令を読み取るデコーダーだけにも限られない。
代表的なのが、複数のCPUコアがメモリーへアクセスするときの順序を定める「メモリーモデル」だ。
RISC-VのRVWMO仕様では、あるCPUコアが実行したメモリー操作を、別のコアから見るとプログラムに書かれた順番とは異なる順序で観測する場合がある。
このため、複数の処理を正しく同期させるには、FENCE命令などを使ってメモリー操作の順序を制御する必要がある。
例えば、あるCPUコアがデータを書き込んだ後に「処理完了」のフラグを立てても、別のコアからデータとフラグがどの順番で見えるかは、ISAが定めるメモリー順序の規則に左右される。
キャッシュやメモリー回路を高速に設計するだけでは不十分で、ソフトウェアから見た動作が採用したISAの仕様に一致していなければならない。
Core FirstによってISA確定前に多くの回路を設計できたとしても、こうした適合性の検証を後から省略できるわけではない。
NuvaCore自身のCPU設計者向け求人でも、命令の取り込みやデコードだけでなく、演算回路、ロード／ストア、メモリー管理、キャッシュなど幅広い領域を担当範囲としている。
応募要件にはRISC-V、Arm64、x86のいずれかの経験に加え、ISAがCPUのマイクロアーキテクチャ設計に与える影響への理解も挙げられている。
これはNuvaCore自身も、ISAとCPU内部設計を完全に切り離せるとは考えていないことを示している。
ただし、この求人から「WarpCoreがArm、x86、RISC-Vの3種類すべてに対応する」と結論付けることはできない。
AMDのSkyBridgeとは「どこを共通化するか」が違う
異なるISAの間でハードウェア設計をできるだけ共通化しようとした例は過去にもある。
AMDは2014年5月、「ambidextrous computing」と呼ぶ構想を発表した。
その一つが「Project SkyBridge」で、Arm版とx86版のプロセッサーをピン互換にし、同じシステム設計で異なるISAのプロセッサーを使いやすくする計画だった。
当時の計画では、Arm版にはCortex-A57、x86版にはPuma+を採用する予定だった。
つまり、使用するISAとCPUコア自体はすでに決まっており、SoCの周辺機能や基板など、より外側のシステム設計を共通化しようとしていた。
一つのCPUコアを後からArmにもx86にも変更する構想ではない。
これに対してNuvaCoreのCore Firstは、CPUコアそのものの基礎設計を先に進め、ISAの決定を後に回すとしている。
共通化しようとしている設計の範囲と、ISAを決めるタイミングがSkyBridgeとは異なる。
SkyBridgeは、異なるISAを使う製品で設計資産を共有しようとした過去の例として参考にはなる。しかし、それとWarpCoreが同じ技術的な方法を採ると考える根拠はない。
今後NuvaCoreが、CPU内部のどの部分をISAに依存せず共通化し、どの部分をISA決定後に作り替えるのかを明らかにすれば、Core Firstの技術的な特徴をより具体的に評価できるようになる。
創業者はNUVIAやAppleでCPU開発を経験
NuvaCoreは2026年4月15日の事業公開で、Gerard Williams III、John Bruno、Ram Srinivasanの3人を創業者として紹介し、Sequoia Capitalから出資を受けていることを明らかにした。
4月30日には、AMDやArmを経てAppleで10年以上CPU開発に携わったDavid Williamson氏をハードウェア開発担当の上級副社長に迎えたと発表している。
Williams氏は、AppleでCPU開発を率いた後、2019年に設立されたNUVIAの共同創業者兼CEOを務めた人物でもある。
Qualcommは2021年、NUVIAを14億ドルで買収した。NUVIAが開発していたCPU技術は、その後Qualcommの独自CPU開発へ組み込まれている。
CPU設計の経験を持つ技術者が集まっていることは、NuvaCoreがゼロから新しいCPUコアを開発しようとしている背景を理解する材料にはなる。
ただし、チームの経歴そのものがWarpCoreの性能を証明するわけではない。
また、過去にNUVIAがQualcommへ買収されたからといって、NuvaCoreも同じように大手半導体企業への売却を目指していると考える根拠もない。
NuvaCoreは現時点で、完成したプロセッサーを販売するのか、WarpCoreをCPUコアIPとして他社へ提供するのかといった具体的な事業形態を明らかにしていない。
ISAを後から選べることに、どんな価値があるのか
Core Firstの利点としてNuvaCoreが説明しているのは、自社やパートナーが構築するシステムに合わせてISAを選べることだ。
CPUコアの主要部分をそのまま利用しながらISAを選択できるのであれば、顧客がすでに持っているソフトウェア環境やシステム構成に合わせたCPUを開発しやすくなる可能性がある。
ただし、現時点ではあくまで設計方針であり、異なるISAを採用した複数のWarpCore製品や、具体的な顧客との契約が発表されたわけではない。
顧客にとって重要なのも、「ISAを後から選べる」という仕組み自体ではない。
既存のOS、コンパイラー、ライブラリー、アプリケーションをどこまで利用でき、それらを高い性能で安定して動かせるかが実際の価値になる。
NuvaCoreのソフトウェア検証責任者の求人でも、ファームウェア、OS、コンパイラー、ランタイムなどを対象にした検証組織を率いる役割が示されている。
シミュレーターやエミュレーターを使った開発段階から、実際に製造されたシリコンまでを対象にし、CPU、ファームウェア、OS、コンパイラーの間で起きる問題を検証する仕事も含まれる。
もちろん、これは求人票に書かれた今後の業務内容であって、WarpCoreの検証がすでに完了したことを示すものではない。
しかし、ISAを決めた後の作業が「デコーダーを追加すれば終わり」というほど単純ではないことは分かる。
Core Firstの評価には、実際のCPUが必要になる
WarpCoreを本格的に評価できるようになるのは、採用するISAと具体的なCPU構成が明らかになってからだ。
実際のCPUがOSやアプリケーションを正しく動かせることに加え、NuvaCoreが狙うAIインフラやデータセンターのような長時間の高負荷環境で、どれだけ性能を維持できるかを見る必要がある。
競合CPUと比較するのであれば、同じソフトウェアと処理条件で、性能、消費電力、性能当たりの電力効率、CPUコアが占める面積などを測らなければならない。
さらに、同じWarpCoreの基礎設計を使って別のISAへ展開した場合、どれほどの回路を作り直す必要があり、性能や面積、開発期間がどう変わるかも重要になる。
NuvaCoreが主張するように、CPUコアの大部分をISAから独立して設計しながら、最終的には複数のソフトウェア環境へ効率よく適合できることを実証できれば、Core Firstには大きな意味がある。
一方、「95％超」を共通化できても、残る部分の設計や検証に大きな負担がかかるのであれば、その数字だけで開発効率を判断することはできない。
今回の発表で示されたのは、完成したCPUの性能ではなく、CPU開発の順序そのものを変えようという考え方だ。WarpCoreの本当の評価は、NuvaCoreがISA、実装、性能をどこまで具体的に公開できるかにかかっている。
