テクノロジー
Linux 7.4、Intel TDXのメモリ消費を削減へ 従来の「約0.4%固定予約」を見直し
Linux 7.4にIntel TDXのDynamic PAMTが採用された。約0.4%の従来の固定予約をどう減らすのか、必要時確保の仕組みと物理アドレス配置による制約を実装から読み解く。
Topic
CPU・プロセッサ
CPUs & Processors
全 418 件 / 35 ページ
テクノロジーAIエージェント普及でサーバーCPU需要が急増、2027年の出荷40％超増と予測
TrendForceは2027年のサーバーCPU出荷を40%超増、Arm系シェアを約30%と予測した。CPUとGPUの分業、シェアと出荷個数の違いを解説し、AIサーバーの台数・売上高と混同しないための比較表を示す。
テクノロジーLinux 7.4で『2バイト比較交換』に対応へ、専用命令のないCPUでも動作可能に
Linux 7.4向けの変更は、4バイトの処理から2バイトの比較交換を実現する。実装と開発者の補足をたどると、共通コードの機能拡張とAcorn Risc PCの保守問題は異なる判断だと分かる。
テクノロジーAMDとIntelがAI開発で手を組む、PyTorchのCPU高速化技術を「oneDNN」に集約へ
AMDとIntelがPyTorch向けのCPU最適化をoneDNNに集める。実行時にCPUの特徴へ合わせる仕組みから共通化の利点を読み解き、統合中のZenDNNと将来のACE対応を分けて説明する。
テクノロジーNVIDIA、サーバーCPUの「コア数競争」に異議 新CPU「Vera」で88コアを単一ダイに集約
NVIDIAのVera開発陣が、コア密度を優先してきたCPU設計に転換を訴えた。Veraも別ダイを使う点、AMDの高性能コア設計、Phoronixの独立SMT試験から、チップレット批判の射程とエージェント型AIに必要な評価軸を読み解く。
テクノロジーAIによる半導体開発が新段階へ、Metaの「Muse」で暗号回路の物理設計と独自CPUのLinux起動を達成
Museを使うmuseRISCが暗号回路の配置配線と独自CPUのLinux起動を報告。約2,000ドルという出力コストの概算を、公開された設計・検証記録とThruの実行仕様から読み解く。
テクノロジーPython 3.15で「UTF-8」が標準に、Windowsの文字化け問題を解消へ：ただし既存コードには注意
Python 3.15のUTF-8既定化で、文字コードを省略した処理の環境差が減る。CP932の旧データや外部コマンドへの影響を、公式仕様に基づく比較表と移行時の確認方法から読み解く。
テクノロジーSSDの仕事を約100個の小型コアへ、SK hynixがH-TPUの構造を公開
SK hynixがSSDの反復処理を約100個の小型H-TPUに分担させる構造を説明した。汎用CPUコア比で電力2.5%という数値の対象を確かめ、公式講演要旨と特許から処理分担の狙いを読む。
テクノロジー「GPUだけではAIは速くならない」Intelが示した新戦略、AIエージェント時代にCPUが重要になる理由
IntelがOCPでD-seriesとXeonラックを公表。企業AIの処理をCPUとGPUへ振り分ける狙いを、公開ソフトの構成と提供段階から読み解く。GPUの速さだけでは見えない待ち時間と、導入時の評価条件を整理する。
テクノロジーArmに契約違反の評決、Qualcommへの賠償はわずか2ドル：真の争点は「5年間のロイヤルティ停止」
QualcommとArmの契約訴訟は、一部の違反を認めながら賠償を計2ドルとする評決に。判決の内訳と独自CPUの開発支援を読み解き、未決のロイヤルティ停止が持つ意味を考える。
テクノロジーIntelが「Ryzen X3D対抗CPU」を投入か？次世代Nova Lake-Sに大容量キャッシュ搭載モデル「BFC」の存在が浮上
IntelのNova Lake-S流出表に現れたBFC。原投稿とIntel・AMDの公式技術資料から、大容量キャッシュの効果をミス、遅延、コア間競合に分け、冷却や製造面積まで対抗の条件を考える。
テクノロジーAMD「Helion」発表、最大32,768コアのAIラックが分ける実行と推論
AMDがAIエージェント向けラック設計Helionを発表。最大32,768コアのCPU専用構成とCPU/GPU混在構成を用意する。用途別CPU、独立GPUノード、外部モデルへの振り分けから、Heliosとの違いと導入の判断軸を探る。
