NVIDIAが、次世代データセンターCPU「Rosa」の中身に初めて踏み込んだ。米国時間7月7日に公開した公式ブログで、Rosaは「Rigel」と呼ばれる次世代Arm v9.2 CPUコアを採用し、現行のVeraに使われる「Olympus」より高いコア当たり性能を、同じシリコン面積で実現すると説明した。

これはCPUコードネームの追加より重要な意味を持つ。NVIDIAはGraceでArm Neoverse系のCPUを使い、Veraで自社設計のOlympusへ移った。Rosaではその次の自社CPUコアを、AIエージェント時代のサーバーCPUとして前面に出す。GPUを増やす競争の裏側で、CPUがツールやコードをどれだけ速く実行し、データ処理と検証を返せるかが、AIファクトリー全体の稼働率を左右するという見方である。

AD

RigelはOlympusの延長線で、コア単体の速さを伸ばす

NVIDIAが今回明らかにしたRosaの仕様は、まだ限定的だ。RigelはArm v9.2世代のCPUコアで、Olympusより高いコア当たり性能を同じシリコン面積で出す。改善点として示されたのは、命令供給の強化、より大きなL2キャッシュ、より効率的なメモリ処理だ。

この発表で目立つのは、NVIDIAがコア数の増加を前面に出していないことだ。Veraはすでに88個のOlympusコアを備え、Spatial Multithreadingによって176スレッドを扱う。Rosaで公表された変化点は、同じ面積の中で1コアがより速く進むための設計変更である。

AIエージェントの処理は、GPU上のモデル推論だけで完結しない。モデルが次の手順を決めるたびに、CPUはツールを呼び出し、Pythonやテストを走らせ、データを取り出し、結果を検証する。これらは順番待ちになりやすい。コアを増やしても、1つのエージェントの次の一手が速くなるとは限らない。

Veraが作った単一スレッド性能の基準

Rosaの意味は、Veraの設計を基準にすると見えやすい。NVIDIAはVeraを「max single-threaded CPU at scale」という新しいCPU分類として説明している。高密度のデータセンターCPUがコスト当たりのコア数を増やす方向へ進む一方で、AIエージェントでは各コアが満載時にも速度を落とさず、予測しやすいレイテンシで処理を返す必要がある、という理屈だ。

VeraのOlympusコアは、Graceに比べてIPCが50%高いとされる。CPU全体ではLPDDR5XメモリをSOCAMMで組み合わせ、最大1.2TB/sのメモリ帯域、最大1.5TBの容量を提供する。NVIDIAはメモリ消費電力について、構成によって40W未満と説明している。

さらに、Veraは単一のコンピュートダイと第2世代NVIDIA Scalable Coherency Fabricを使う。公式ページでは、88コア、キャッシュ、メモリ、I/O、NVLink-C2Cを1つのダイ上で結び、3.4TB/sのバイセクション帯域を持つとされる。チップレット化でコストを抑えるのではなく、コアがメモリやキャッシュを取り合って遅くなる状態を避ける設計だ。

AD

GPUを待たせるCPU側の処理

NVIDIAがCPUをここまで強調するのは、AIエージェントの仕事が連続した小さな待ち時間で構成されるためだ。1回のツール呼び出し、1回のコード実行、1回のテスト、1回の検索が遅れると、次のモデル呼び出しも遅れる。GPUは高価な資産であり、CPU側の処理待ちはそのままGPU利用率の低下につながる。

同社はVeraについて、エージェント実行を表すCPUワークロードで、x86に対して1.8倍の持続的なコア当たり性能を出すと説明している。Perplexityの実ワークフローでは、リポジトリを複製してテストスイートをサンドボックスで走らせる処理が約1.5倍速く、同時サンドボックスの起動は最大1.9倍速かったという。Starburstの大規模SQL分析では3倍、Redpandaのリアルタイムストリーミングでは最大6分の1のレイテンシという測定例も示された。

この主張は、Vera Rubinのラック構成にもつながる。NVIDIA Vera Rubin NVL72は72基のRubin GPUと36基のVera CPUを組み合わせる。別系統のVera CPUラックは最大256基のVera CPUを積み、22,500を超える同時サンドボックス環境を支える。AIファクトリーの単位がGPUカードからラック、さらにPODへ広がるほど、CPUは補助部品ではなく、エージェントの作業列を詰まらせないための基盤になる。

Rosaに残る仕様上の空白

Rosaについて、現時点で確認できる公式情報はRigelコアの方向性に限られる。コア数とスレッド数は公表されていない。L2容量やメモリ帯域もまだ分からない。メモリ種別、ダイ構成、消費電力についてもNVIDIAは明かしておらず、サーバー構成の説明もない。NVIDIAが「同じシリコン面積」と述べたのも、RigelとOlympusのコア比較であり、Rosa CPU全体がVeraと同じダイ面積になるという意味ではない。

Tom's HardwareはGTC 2026のロードマップとして、2028年世代のFeynman GPUとRosa CPUの組み合わせを報じている。ただし、今回の公式ブログが追加した新情報は、Feynman世代のラック仕様ではなくCPUコアそのものだ。NVIDIAが次に明かすべきなのは、Rigelが何個載り、どのメモリと組み、どのラックでどれだけのエージェント処理を支えるのかである。

GraceからVeraへの変化は、NVIDIAがCPUをGPUの脇役として扱う段階を終えたことを示した。RosaのRigelは、その方針をもう一世代先へ進める。CPUが速くなればGPUの価値が上がる。AIファクトリーの設計では、この逆説がますます強くなる。