シリコンは電子を運ぶのが得意だが、光を作るのは苦手だ。これはシリコンの結晶構造が持つ根本的な性質で、設計者が工夫でどうにかなるものではない。1980年代にRichard Sorefがシリコンフォトニクスの理論的基盤を提唱して以来、研究者たちはその制約を最初から知ったうえで取り組んできた。そして四半世紀が過ぎた2026年、ゲント大学とimecの研究チームが、「貼り付ける」という意外に単純な発想でその壁を突破しようとしている。

AD

CMOSが切り捨てた材料たち

シリコンフォトニクスの強みは、現在の半導体製造の主流であるCMOS（相補型金属酸化膜半導体）の製造工程をそのまま流用できる点だ。設計者はシリコンウェハーの上に光の経路（導波路）やフィルターを刻み、データセンターを走る光信号を操る回路を量産できる。製造コストは電子ICとほぼ同じ規模まで下がり、フォトニック集積回路（PIC）は今や通信・データ通信分野の実用品になった。

しかしCMOSラインの保守性は、その柔軟性を著しく制限する。ファウンドリはウェハー内に持ち込む材料に厳格な管理基準を敷いており、リチウムや燐、ヒ素を含む化合物は「汚染源」として扱われる。つまり、光を作るのに必要な材料が、まさにそのCMOSラインに入れない。リン化インジウム（InP）やヒ化ガリウム（GaAs）といったIII-V族半導体は、この点でシリコンとは根本的に相性が悪い。

不足しているのは光源だけでなく、変調器の性能でもある。シリコン変調器は帯域幅や変調効率に限界があり、800G、1.6Tといった次世代トランシーバが要求する水準を満たせない。その候補として注目されているのが、ニオブ酸リチウム（、略称LiNbO₃）だ。電気信号を光信号に変換するポッケルス効果をシリコンよりはるかに効率よく発揮するが、これもCMOSラインに持ち込めない材料の一つである。

「貼り付ける」という解法

マイクロ転写プリンティング（MTP）は、この問題を工程の順番を変えることで解く。

工程はまず、通常のCMOSラインとは切り離された専用の「ソースウェハー」上でIII-Vデバイスや薄膜LiNbO₃（TFLN）デバイスをそれぞれ個別に最適な条件で製造するところから始まる。各デバイスはウェハー上で密に並ぶ「クーポン」と呼ばれる薄膜素子として作られ、下には犠牲層が挟み込まれている。犠牲層を選択的にエッチングすることでクーポンが剥離可能な状態になると、次はポリジメチルシロキサン（PDMS）製のエラストマースタンプが登場する。スタンプは複数のクーポンを一度に拾い上げ、CMOS工程が完了したシリコンフォトニクスのターゲットウェハー上の正確な位置に押し付ける。最後に接着材または直接ボンディングで固定し、完成だ。

III-Vとシリコンフォトニクスは「一緒に作られない」。それぞれが最も得意な工程で個別に作られ、最後だけ合流する。ゲント大学のIr. Ye Chenが「ダイレベルのアセンブリとウェハースケール処理の利点を組み合わせた高汎用技術」と表現するのはこの意味だ。

CMOS互換ラインから禁じられた材料を後から乗せることで、CMOSの設計資産をほぼ無傷で使いながら、CMOSが扱えない材料の性能を引き出す。異なる材料が同一ウェハー上で共存できるのは、各材料が全く別の工程を経た後で互いに干渉しないからだ。

AD

精度と多様性、二つの要求を同時に満たす

フォトニクスの世界で「後から貼り付ける」という発想が長らく敬遠されてきたのは、精度への懸念からだ。導波路間で光を受け渡す結合部は、設計誤差が数百ナノメートルを超えると損失が急増する。しかしMTPの現在の位置精度は±0.5 µm以下に達しており、エバネッセント結合型のフォトニックデバイスには十分な水準だ。

さらに、ソースウェハーの段階で「既知良品ダイ（KGD）」だけを選んで転写できる点が、システム全体の収率を底上げする。ウェハーボンディングでは不良のデバイスをあとから選り分けることができず、統合後の不良がそのままロスになる。MTPでは転写前の事前検査で不良を除外できるため、実証試験での収率は95%を超えると報告されている。

直感に反するのは、「多くの材料を統合するほど工程が単純になる可能性がある」という逆説だ。それぞれの材料が独自のプロセスフローを持ち、互いに干渉しないからこそ、並列的な最適化が成立する。InPは数百度のIII-V成長炉で作られ、TFLNはそれとは全く異なる低温プロセスで製造される。両者が同じ工程に入る必要がないため、どちらも性能上の妥協を強いられない。材料の種類が増えるほど、MTPの「場合分け」戦略の強みが発揮される。

実証の広がり

論文が示す実証例の幅は、技術の汎用性を裏付けている。

InPレーザーをシリコンフォトニック回路に統合したフォトニックエンジンは、光信号とマイクロ波信号の両方を1チップ上で処理できる。GaAsレーザーをSi₃N₄導波路と組み合わせた実装は、仮想現実デバイスや量子技術、マイクロ波フォトニクスへの応用を視野に入れる。可変幅の狭線幅InPレーザーをSi₃N₄と統合した構成は、コヒーレント通信とLiDARの両分野で要求される精密な波長制御を実現している。

その中でも数値的な変化が最も大きいのが、薄膜LiNbO₃（TFLN）の統合だ。TFLNのマッハツェンダー変調器（MZM）は、従来のシリコン変調器が到達できなかった領域に踏み込んでいる。

指標 シリコン変調器 TFLN-MZM（現在値）
電気光学帯域幅 〜30〜50 GHz 70〜110 GHz
半波長電圧-長さ積（VπL） 〜10 V·cm 1.15〜1.9 V·cm
伝播損失 〜1〜3 dB/cm <0.5 dB/cm
消光比 〜20 dB >30 dB

帯域幅では2〜3倍、変調効率（VπL）では5倍以上の改善が実現されている。伝播損失は0.5 dB/cm以下、消光比は30 dBを超え、いずれも従来のシリコン変調器を大きく上回る。2026年6月には、このTFLN-MTPを200 mm（8インチ）シリコンウェハー上で実証したとする研究がarXivにプレプリントとして公開された。量産ラインで標準的に使われる200 mmウェハー径での実証は、研究室の成果が製造工程に乗り始めた段階を示す指標として受け取ることができる。

AD

今なぜ急ぐのか

この技術が2026年のタイミングで加速しているのは、AIインフラの爆発的な拡大と切り離せない。大規模な言語モデルを訓練し推論するデータセンターでは、GPUやTPUが生み出す膨大なデータトラフィックを、チップ間、ラック間、サーバー間でリアルタイムに流す必要がある。従来の銅配線は帯域と電力消費の両面で限界に近づいており、光インターコネクトへの移行が現実の設備投資として動き始めている。

しかしシリコン単体の光デバイスでは、次世代規格である800Gや1.6Tが要求する帯域幅も変調効率も達成できない。MTPが提供するIII-V光源とTFLN変調器の組み合わせは、この要求に応える数少ない現実解の一つと目されている。

研究チームは量産に向けたパイロットラインの開発も進めていると論文中に記している。MTPが研究デモから産業の文脈に踏み出し始めていることは確かだが、商業転換に必要な要素がすべて揃っているわけではない。

まだ埋まらない数字

Ye Chenは論文の結びで「一貫した技術的進歩が大規模製造に近づきつつある」と述べているが、その道筋は楽観的な見通しにとどまっている。量産規模でのスループット（1時間あたりの転写ダイ数）、高温かつ高湿環境での長期信頼性データ、CMOS工程に追加されるMTP工程のコスト。これらはいずれも論文に数字が示されていない。

特に供給チェーンの成熟度は課題として明記されており、III-VやTFLNのクーポンを大量かつ安定的に供給できるエコシステムの構築は、技術自体の完成度とは独立した問題として残る。収率95%という数字も現時点の実験室条件に基づくものであり、量産環境でその水準が維持できるかは、パイロットラインの実績が答えを出すことになる。

シリコンフォトニクスの研究者たちが「できない」と知りながら30年間向き合ってきた問題は、今、「切り分けて後で合わせる」という方法で解かれようとしている。その解が製造ラインの実数字に変わるのか、MTPはまだその問いに答えを出していない。