AMDは2026年7月23日の「Advancing AI 2026」で、次世代AIアクセラレーター「Instinct MI455X」の詳細仕様と、同GPUを72基搭載するラック設計「Helios」を披露した。MI455XはGPU当たり432GBのHBM4を備え、4ビット演算の理論ピークは40PFLOPSに達する。CES 2026で予告した「最大3エクサFLOPSのラック」は、GPUとCPUをネットワークで結び、電力供給と液冷まで組み込んだ具体的な設計へ進んだ。
AMDが狙うのは、GPUカードの性能競争から、ラック全体でモデルを動かす能力を競う市場への移行である。HeliosとNVIDIA Vera Rubin NVL72はいずれも72 GPUのラック構成だが、HeliosはOpen Rack WideやUALink、Ethernetなどの業界規格を前面に出す。もっとも、理論値が実際の生成速度や運用費を決めるわけではない。MI455Xが実際の製品でも優位に立てるかは、これから実測で決まる。
432GB HBM4と40PFLOPS
MI455Xは第5世代CDNAアーキテクチャを採用し、256基のWGP（Work Group Processor）を備える。AMDが公表した理論ピークはOCP MXFP4で40PFLOPS、8ビット演算で20PFLOPS、FP16/BF16行列演算で5PFLOPSだ。HBM4は12スタックで合計432GB、帯域は最大23.3TB/sとなる。
前世代のMI355Xは288GBのHBM3Eと8TB/sの帯域を持ち、MXFP4は10.1PFLOPS、MXFP8は5PFLOPSだった。MI455Xではメモリ容量が50%増え、帯域は約2.9倍になる。AMDが掲げる「最大4倍」の低精度演算性能も、40PFLOPSと10.1PFLOPSの比較に対応する。ただし、これはAMDが算出した理論ピークであり、データ型やシステム構成によって結果は変わる。
HBMの増量により、モデルの重みやKVキャッシュ、学習時の中間データをローカルメモリに多く置ける。GPU外へ退避する回数を減らせれば、長いコンテキストや同時実行数の多い推論で有利になる。一方、容量を使い切るには、ソフトウェアがデータ配置と通信を効率よく制御しなければならない。AMDはROCmでPyTorch、TensorFlow、JAXを発売初日から支えるとしている。推論基盤ではvLLMとTritonも対象になる。
72基を一つの計算機として束ねる
HeliosはMI455Xを4基載せた計算トレイを繰り返し配置し、1ラックに72基を収める。ホストには第6世代EPYC「Venice」を使い、ラック間通信にはPensando「Vulcano」AI NIC、フロント側のネットワークやストレージ処理には「Salina」DPUを組み合わせる。ラック全体の公称値は、OCP MXFP4で2.9エクサFLOPS、OCP MXFP8で1.4エクサFLOPS、HBM4は31TB、理論メモリ帯域は1.67PB/sだ。
GPU間のスケールアップ接続には、Ethernetを物理層として使うUALink over Ethernetを採用した。公称帯域はラック全体で260TB/sに達する。さらに、ラック間はUEC（Ultra Ethernet Consortium）準拠を見据えたEthernetでつなぎ、43TB/sのスケールアウト帯域をうたう。OCP、UALink、UECを採り入れ、複数の機器メーカーが実装できる設計を選んだ。
筐体はMetaがOpen Compute Projectへ提出した倍幅のOpen Rack Wideに基づく。高密度化に合わせて中央の電源シェルフと垂直バスバーを置き、液冷マニホールドから計算トレイとスイッチへ冷却液を配る。トレイ交換時の再配線を減らす構成も盛り込んだ。演算性能に加え、保守で止める時間を短くできるかどうかまでラック設計の対象になっている。
Rubinとの比較はメモリから読む
NVIDIAのRubin GPUは、1基当たり288GBのHBM4と22TB/sのメモリ帯域を備える。MI455Xは容量で50%、帯域で約6%上回る計算だ。GPU当たりのスケールアップ帯域は、MI455XのUALink over EthernetとRubinのNVLink 6がともに3.6TB/sを掲げる。大規模モデルをGPU内に置ける量ではAMDに余裕があり、GPU間通信の公称帯域は同水準に並んだ。
演算性能は数字の見方が難しい。AMDはMI455XのOCP MXFP4を40PFLOPS、NVIDIAはRubinのNVFP4推論性能を50PFLOPSとしているが、数値形式と算出条件が異なる。AMDが示す「競合より15%高い」という比較も、NVIDIAの予備仕様を使ったAMD自身の理論計算である。実際のモデルでは、精度を保つ量子化手法、通信の重なり方、ROCmとCUDAの最適化がスループットを左右する。
競争の単位もGPU単体からラックへ移った。Vera Rubin NVL72は72基のRubin GPUと36基のVera CPUをNVLinkで結び、HeliosはEPYCとEthernet系のオープン規格を組み合わせる。どちらも電力と液冷を含む一体設計だ。利用者が選ぶのはアクセラレーターのピーク値ではなく、モデルを載せ替える手間、トークン当たりの費用、障害時の運用まで含む基盤になる。
出荷後に問われる実効性能
HeliosはAMDが完成品として販売するラックではない。OEMとODMが自社ブランドのシステムを作るための参照設計である。AMDはパートナーへ設計を共有しており、量産配備を2026年後半に見込む。MicrosoftもAzureの大規模推論基盤にHeliosを採用し、AMDは同社を含む顧客への出荷を同年後半に始めるとしている。
Advancing AI 2026を現地取材したPhoronixによると、Heliosはフル生産に入り、出荷は今四半期後半から始まり、2026年第4四半期から2027年上半期に拡大するという。公式に示された幅広い「2026年後半」という予定より踏み込んだ時期だが、各OEM製品やクラウドサービスの一般提供日までは確定していない。
残る空欄は大きい。AMDはMI455Xの消費電力と価格を公表しておらず、主要モデルを使った第三者ベンチマークもまだない。2.9エクサFLOPSという数字だけでは、データセンターが必要とする受電容量、冷却設備、1トークン当たりの費用を計算できない。
2026年後半にHelios搭載システムが動き始めれば、まず確認できるのは、432GBのHBM4が長文推論や大規模モデルでGPU外への退避をどれだけ減らすかである。そのうえで、ROCmが72 GPU間の通信と演算をどこまで重ねられるかを測れば、OCP MXFP4の理論ピークで公称4倍というMI355Xとの差が実運用でも現れるか判断できる。
