DDR6

JEDECによって標準化が進められている次世代のDRAM規格。DDR5の2倍に相当する最大17.6 Gbpsのデータ転送速度を目標としており、4x24ビットのサブチャネルアーキテクチャへの移行が検討されている。AI処理に伴うメモリ帯域幅の不足（メモリの壁）を解消する技術として期待されており、2028年から2029年頃の商用化が見込まれている。