SK hynixは「SK AI Summit 2025」において、2031年までを見通す包括的なメモリ技術ロードマップを公開した。このロードマップは、AIコンピューティングの爆発的な需要増に応えるための次世代メモリの進化の方向性を示すものであり、HBM5、DDR6GDDR7-Next、そして400層を超える4D NANDといった未来の技術群の登場時期を具体的に示している。

AD

AI時代が要求するメモリ階層の再構築

現代のAI、特に大規模言語モデル(LLM)の学習と推推論において、コンピューティング性能のボトルネックはプロセッサの演算能力(FLOPS)からメモリ帯域と容量へと移行しつつある。SK hynixのロードマップは、この課題に対する明確な解答を提示しようとするものである。同社が掲げる「Full Stack AI Memory lineup」というコンセプトは、単一の汎用メモリではなく、用途に応じて最適化されたメモリソリューションを提供するという戦略の表れである。

この戦略は、以下の3つの柱で構成される。

  1. Custom HBM: 顧客のASIC/GPUアーキテクチャに合わせ、HBMのベースダイにロジック機能を取り込むことで、システム全体の効率を最大化する。
  2. AI DRAM (AI-D): 用途に応じて性能、電力、容量を最適化したDRAM製品群。低消費電力版(AI-D O)、超大容量版(AI-D B)、特定用途拡張版(AI-D E)に細分化される。
  3. AI NAND (AI-N): AI推論時のデータ読み出し性能や帯域を強化したNANDフラッシュ。

この製品ポートフォリオの細分化は、AIワークロードの多様化に対応するための必然的な進化であり、メモリメーカーが単なるコンポーネント供給者から、システム全体のパフォーマンスを左右するアーキテクチャパートナーへと変貌を遂げつつあることを示している。

HBMの進化:HBM4からHBM5、そして「カスタム化」の潮流

AIアクセラレータの性能を最も直接的に左右するHBM(High Bandwidth Memory)は、ロードマップの中でも最も進化が著しい領域である。

HBM4/HBM4E (2026-2028)

2026年から2028年にかけて、SK hynixはHBM4およびその改良版であるHBM4Eの投入を計画している。 16-Hi(16層積層)スタックの登場も示唆されており、これにより1スタックあたりの容量は飛躍的に増大する。現在のHBM3Eが12-Hiで36GBを実現していることから、プロセス技術の微細化と組み合わせることで、HBM4では1スタックあたり48GB以上の容量が視野に入る。

HBM5/HBM5E (2029-2031)

ロードマップの後半、2029年から2031年にかけては、HBM5とHBM5Eが登場する。 詳細なスペックは未公開であるが、2年ごとの世代交代というケイデンスを踏襲するならば、HBM4比で帯域と容量がそれぞれ1.5倍から2倍近くに向上すると推察される。NVIDIAが2028年頃に計画する次々世代アーキテクチャ「Feynman」などで採用される可能性が考えられる。

アーキテクチャの核心:「Custom HBM」

本ロードマップで最も注目すべきは「Custom HBM」の存在である。 これは、HBMスタックの最下層に位置するベースダイに、従来はGPU/ASIC側に実装されていたメモリコントローラやプロトコル処理などのIP(知的財産)を統合するアプローチである。 このアーキテクチャ上の変更がもたらすメリットは大きい。

  • プロセッサのダイ面積効率の向上: GPU/ASICからメモリ制御ロジックをオフロードすることで、その分のダイ面積を演算ユニット(CUDAコアやTensorコアなど)に割り当てることが可能になる。これにより、特定プロセスノードにおける演算性能を最大化できる。
  • 消費電力の削減: プロセッサとHBM間の物理的なインターフェース(PHY)を短縮・簡素化できるため、データ転送に伴う消費電力を大幅に削減できる。これは、数百ワットから1キロワットを超えるAIアクセラレータにおいて極めて重要な要素である。
  • システム設計の最適化: SK hynixがTSMCとの協業を表明している点は重要である。 メモリのベースダイとプロセッサを、最先端のパッケージング技術(CoWoSなど)を用いて統合する際、両社の緊密な連携は歩留まり向上と性能最適化に不可欠となる。

この動きは、メモリがシステムオンチップ(SoC)の一部として、より深く統合されていく未来を示唆しており、メモリメーカーとプロセッサメーカーの関係性を根本的に変える可能性を秘めている。

AD

コンシューマ向けメモリの展望:DDR6とGDDR7-Nextの登場時期

AIサーバー向けメモリが急速に進化する一方、PCやグラフィックスカードといったコンシューマ向けメモリは、より長期的な視点で開発が進められている。

DDR6:登場は2029年以降、DDR5は長寿命化へ

ロードマップによれば、次世代のメインメモリ規格であるDDR6の登場は2029年から2031年のタイムフレームに設定されている。 これは、一部で2027年頃と予測されていた時期よりも後ろ倒しであり、現在のDDR5規格が非常に長いライフサイクルを持つことを示唆している。

DDR5は今後、MRDIMM Gen2(Multi-Ranked Buffered DIMM)などの技術によって、サーバー向けでは12,800 MT/sといった高データレートを実現していく計画であり、コンシューマ向けにおいても性能向上の余地は大きい。

DDR6で期待されるスペックとしては、ベースデータレートがDDR5の2倍となる8,800 MT/sから17,600 MT/sへ、オーバークロック時には21,000 MT/sに達する可能性が報じられているが、これらは規格策定の進展によって変動しうる。 いずれにせよ、コンシューマPCユーザーがDDR6の恩恵を受けるのは2030年代に入ってからとなりそうだ。

GDDR7-Next:GDDR8への布石か

グラフィックスメモリでは、GDDR7の次に来る規格として「GDDR7-Next」が2029年以降に計画されている。 この呼称が、GDDR6に対するGDDR6Xのような中間的な改良版を指すのか、あるいは全く新しい規格であるGDDR8を指すのかは現時点では不明確である。

GDDR7規格は現在、30-32 Gbpsの製品が出荷され始めた段階だが、規格上の上限は48 Gbpsとされている。 このため、今後数年間はGPUベンダーがGDDR7規格内でより高速なチップを採用していくことで性能向上が図られ、GDDR7-Nextへの移行には十分な時間的猶予がある。このタイムラインは、少なくとも2~3世代のハイエンドGPUがGDDR7を引き続き採用することを示唆している。

モバイルとNANDフラッシュの多岐にわたる進化

ロードマップは、HBMやDDRといった主要メモリ以外の領域でも重要な進化を示している。

LPDDR6と3D DRAM

モバイル向けメモリであるLPDDR6は、DDR6よりも早い2026年から2028年の期間に登場が計画されている。 これは、高性能ノートPCやモバイルデバイスで採用が進むCAMM2/SOCAMM2といったモジュール規格と歩調を合わせた動きであり、薄型・軽量デバイスにおけるメモリ性能と電力効率を大きく向上させるだろう。 また、メモリ内で単純な演算を実行するLPDDR6-PIM(Processing-in-Memory)の計画も、エッジAIの性能向上に貢献する技術として注目される。

さらに、2029年以降には「3D DRAM」という項目が見られる。 これが具体的にどのようなアーキテクチャを指すかは不明だが、NANDフラッシュのようにDRAMセル自体を垂直方向に積層する技術の可能性を示唆しており、実現すればメモリ密度を劇的に向上させるブレークスルーとなりうる。

NANDフラッシュ:PCIe Gen7と400層超え、そしてHBF

ストレージ技術では、PCIe Gen6 SSDが2026-2028年、PCIe Gen7 SSDが2029-2031年に計画されている。 NANDチップ自体も、400層を超える4D NAND技術により、大容量化とコスト低減がさらに進む見込みだ。

特に興味深いのは、「HBF(High-Bandwidth Flash)」という技術が2030年以降のロードマップに記載されている点である。 これは、HBMに匹敵する帯域幅とNANDフラッシュの大容量を両立させることを目指す新しいメモリ階層であり、巨大なAIモデル全体を高速に読み出す必要がある推論アプリケーションなどでの活用が期待される。

AD

ロードマップが示す半導体業界の3つの潮流

SK hynixが示したロードマップは、単なる製品計画の提示に留まらない。これは、AI時代における半導体メモリの進化が、以下の3つの大きな潮流に集約されつつあることを明確に示している。

  1. 用途特化(Segmentation): AI向け、サーバー向け、コンシューマ向け、モバイル向けと、ワークロードに最適化されたメモリの細分化が加速する。
  2. システム統合(Integration): Custom HBMに代表されるように、メモリは単体の部品ではなく、プロセッサと一体化したシステムの一部として設計・製造されるようになる。
  3. 進化の非対称性(Asymmetry): AI/データセンター向け技術(HBMなど)は1.5~2年という極めて速いケイデンスで進化する一方、コンシューマ向け技術(DDRなど)はより長いサイクルで成熟していく。

このロードマップは、SK hynix一社のものではあるが、メモリ業界全体の技術開発の方向性を示す羅針盤として機能するだろう。今後のコンピューティングアーキテクチャは、プロセッサの進化だけでなく、メモリの進化と、両者がいかに深く統合されていくかによってその性能が定義されることになる。技術者やユーザーは、この大きな地殻変動を注視していく必要がある。


Sources