HBM4

HBM4（High Bandwidth Memory 4）は、JEDEC標準に基づく第6世代の積層型高帯域幅メモリ規格であり、AI推論・学習用アクセラレーターや高性能コンピューティング向けに設計されている。複数のDRAMダイを垂直に積層し、広いインターフェースを通じて超高速のデータ転送を実現する構造を持つ。前世代のHBM3Eと比較してさらなる帯域幅拡大と電力効率向上が図られており、NVIDIAのVera Rubin世代プラットフォームなど次世代AIシステムの中核コンポーネントとして位置づけられている。

技術的位置づけ

HBM4の最大の特徴は帯域幅と電力効率の大幅な向上にある。2026年6月に報じられた内容によれば、NVIDIAのVera CPUはHBM4を用いてメモリ電力30W未満で1.2TB/sの帯域幅を実現するとされている。これは従来世代と比較して電力あたりの転送効率が大きく改善されており、大規模言語モデルの推論処理においてボトルネックとなるメモリ帯域の課題に対応する。また、エージェント型AIのKVキャッシュ需要の急増を背景に、メモリ帯域幅はシステム全体の性能を左右する要因となっており、HBM4はその需要に応えるための重要な技術基盤となっている。

さらに次世代規格であるHBM4Eでは、4nmロジックダイの採用と12層積層によって48GBの容量と最大3.6TB/sの帯域幅を実現するとされており、単体スペックの競争から製造統合力と安定供給能力を軸とした競争へと業界の焦点が移りつつある。

製造構造と供給体制

HBM4の製造においては、SK hynixとSamsungが主要サプライヤーとして競合している。SK hynixはNVIDIAのVera Rubin向けHBM4の最大供給元として先行しており、単なる部品サプライヤーから顧客のCPU設計に関与するパートナーへと立ち位置を変えている。同社はベースダイの製造においてTSMCのロジックプロセスを活用するなど、メモリとロジックの技術統合を進めている。

一方Samsungは、2026年5月に次世代規格HBM4Eのサンプル出荷を予定より前倒しで開始したと報じられ、AI向けメモリ競争での巻き返しを図っている。FuriosaAIとBroadcomによる第3世代AI推論チップの共同開発においても、演算ダイとの組み合わせでHBM4およびHBM4Eの採用が計画されており、AIアクセラレーター全般への普及が見込まれている。

主要な動向

2026年5月、SK hynixはHBM内部に冷却機構を直接組み込む新技術「iHBM」を発表し、HBM4世代以降の熱設計において新たなアプローチを示した。同月には、TrendForceが2027年のグローバルメモリ市場を1.28兆ドルと予測し、AIサーバー向けHBM増産がPC・スマートフォン向け汎用DRAMの供給を圧迫する構造的な問題を指摘した。HBM製造ラインへの資源集中が汎用DRAMの供給不足を招くという逆説的な関係が、メモリ市場全体の価格動向に影響を与えている。

2026年6月には、SK hynixが収益性の逆転した汎用DRAMの供給不足に対応するため、HBM4の量産スケジュールを意図的に遅らせ、DDR5などの増産へ生産資源を再配分する方針を示した。同社はAI向けHBM市場での優位性を背景に、高利益な汎用メモリの長期契約による安定収益確保を優先する戦略を取っている。

同月にはNVIDIAの次世代AIアクセラレーター「Rubin Ultra」が、製造上の懸念から当初計画の4チップレット構成を断念し2チップレットへ変更する方向で検討されているとも報じられた。単体性能の追求よりも量産性とラック単位での最適化を重視する方向へのシフトは、HBM4を搭載するシステム設計の思想にも影響を与える動きとして注目されている。