テクノロジー
Rapidus 2nmプロセス、ロジック密度でTSMC N2と技術的同等性を達成か
日本の半導体製造ベンチャーRapidusが開発中の2nmプロセス「2HP」が、業界の巨人TSMCの次世代プロセス「N2」と実質的に同等のロジック密度を達成したことが報じられている。これは、長らく台湾と韓国のメーカーが支配 […]
別名: トランジスタ密度, MTr/mm2
ロジック密度は、半導体製造プロセスの性能や集積度を評価するための主要な指標の一つであり、通常は1平方ミリメートルあたりのトランジスタ数(百万個単位:MTr/mm2)で表される。この数値が高いほど、同じ面積のチップにより多くの回路を詰め込むことができ、性能の向上や消費電力の低減、製造コストの抑制が可能になる。ただし、実際の密度は設計ライブラリ(高密度なHDセルや高性能なHPセル)の種類によって変動するため、公表される数値は各プロセスが達成可能な理論上の最大値に近いことが多い。微細化が物理的限界に近づく中で、密度向上は依然として半導体進化の核心となっている。