脳の手術中、執刀医の目の前にあるモニターがミリ秒単位で映像を処理し、電気信号から脳の活動をリアルタイムに描き出す。医療現場のナビゲーションや、人間の思考で外部機器を操作するブレイン・コンピュータ・インターフェースにおいて、現実と機械の誤差なき同期は生死を分ける要素になる。

現代のコンピューターシステムは、1940年代に考案されたフォン・ノイマン型アーキテクチャの恩恵の上に成り立っている。演算を担うプロセッサと、データを保持するメモリを物理的に分離し、両者の間でデータを往復させる構造である。この設計は、プログラムを書き換えるだけであらゆる計算を実行できる汎用性を人類にもたらした。

半世紀以上が経過した現在、この構造は性能向上の足かせとなっている。プロセッサの処理速度が大きく向上した一方で、メモリからデータを読み出す速度やデータ転送の帯域幅の進化はそれに追いついていない。現代のコンピューターが消費する電力と時間の大部分は、演算そのものではなく、配線を通してデータを移動させることに費やされている。

脳という究極の並列処理器官

データの往復による遅延が最も過酷な壁として立ちはだかるのが、人間の脳活動のシミュレーションである。脳内では、約860億個のニューロンと100兆を超えるシナプスが同時並行で活動している。脳は、演算と記憶を別々の場所に分けず、シナプスという同一の物理的空間で両方を実行する。

脳の活動をコンピューターで再現しようとする場合、ニューロンの細胞膜電位の変化などを記述する複雑な微分方程式を、無数の微小な時間ステップに区切って解き続ける必要がある。最先端のデータセンターで稼働するグラフィック処理装置を用いてこの計算を行っても、膨大な数の中間変数をメモリとプロセッサの間で絶えず往復させなければならない。

ルンゲ・クッタ法に代表されるデジタル計算アルゴリズムでは、一つの時間を進めるために複数回のメモリアクセスが発生する。外科手術のナビゲーションにおいて、現実世界の脳の動きと同期するためには、少なくとも10ミリ秒以下の応答速度が求められる。従来のデジタルアーキテクチャでは、物理的なデータの移動時間が限界となり、この速度水準を達成することは極めて困難だった。

AD

記憶素子の宿痾と呼ばれた自然現象

記憶を狂わせるコンダクタンス・ドリフト

データの移動を省くため、演算と記憶を同一の素子内部で行うインメモリ計算技術が研究されてきた。有力な担い手として開発が進められてきたのが、相変化メモリスタである。この素子は、カルコゲナイド・ガラスなどの特殊な合金に熱を加えることで、物質の構造を物理的に変化させる。

原子が規則正しく配列した結晶状態と、不規則に散らばったアモルファス状態を行き来させ、その状態の比率に応じて電気抵抗が変わる性質を情報の記録に利用する。ジュール熱による相転移を利用したこの仕組みは、電源を切ってもデータが消えない次世代の記憶媒体として大きな期待を集めてきた。

しかし、相変化材料を演算素子として扱うには、長年研究者を悩ませてきた障害があった。アモルファス状態のガラス構造は、熱力学的に不安定な状態にある。時間が経過するにつれて、材料内の原子がゆっくりと移動し、よりエネルギーの低い安定した状態へと自発的に落ち着こうとする。

構造緩和がもたらす熱力学的な不安定性

構造緩和と呼ばれるこの物理過程に伴い、素子の電気抵抗値が時間の経過とともに徐々に増加していく。コンダクタンス・ドリフトと呼ばれるこの現象は、記憶素子に記録されたデータが、時間とともに勝手に変化してしまうことを示す。

急峻な温度変化によってガラス状態に凍結された原子のネットワークは、室温環境下においても微細な再配列を続ける。デジタルな記憶媒体において、記録したはずの数値が読み出し時に変わっていることは致命的な不具合である。情報を長期間安定して保持できなければ、コンピューターの根幹をなす信頼性が崩壊する。

材料工学や回路設計の分野では、自然発生的なドリフト現象をいかに抑え込み、抵抗値を一定に保つかが主要な研究課題として扱われてきた。コンダクタンス・ドリフトは、相変化メモリスタが実用化を阻まれる最大の要因、すなわち排除すべき欠陥とみなされていた。

数学と物理現象の同調

欠陥を駆動力に変える発想の転換

北京大学の楊玉超教授や中国科学院の宋志棠研究員らの共同チームは、Science誌に発表した論文のなかで、欠陥に対する見方を根本から覆した。素子の抵抗値が時間とともに自然に変化していく物理現象を排除するのではなく、計算を前進させる駆動力として利用する回路設計を構築した。

現実世界の物理的な変化や脳の神経活動をシミュレーションする際、コンピューターは現在の状態とその変化率から、わずかに未来の状態を予測する作業を反復する。神経力学系のアルゴリズムでは、環境に応じて積分ステップの幅を動的に調整する処理が頻繁に発生する。

研究チームは、相変化材料が自然に構造緩和を起こし、抵抗値が変化していく過程そのものが、微分方程式の時間発展を解く数学的プロセスと構造的に合致していることを証明した。欠陥とみなされていた抵抗値の漂流が、実は複雑な数式を物理法則に置き換えるための天然の計算エンジンになることを突き止めた。

微分方程式の物理法則へのマッピング

チップ上の素子に対して、外部から精密に制御された電圧パルスを与え、計算の初期状態を設定する。その後は、相変化材料が持つ自然の物理法則に従って、自発的に状態を変化させていく過程に計算を委ねる。時間の経過とともにコンダクタンスが連続的に低下するプロセスそのものが、適応的なステップ幅の探索アルゴリズムを物理的に体現する。

指定された時間が経過したのちに、変化した後の電気抵抗値を読み取ることで、微分方程式の解が直接得られる仕組みである。デジタル回路がクロック信号に合わせて論理演算を繰り返すのに対し、新しいチップは物質の物理的な進化そのものを計算結果として読み出す。

ドイツ・ユーリヒ研究センターの研究者らは、Science誌に寄稿した論評のなかで、本手法を、採掘した原油を遠くの工場へ運ばずに油田その場で直接処理するようなものだと形容した。データを回路内で物理的に移動させる工程を完全に排除したことで、計算遅延の要因は根底から取り除かれたのだ。

AD

成熟プロセスが叩き出した定量性能

2.12ミリ秒の壁を破る計算遅延の圧縮

物理現象を計算に直結させるこのアーキテクチャにより、従来のデジタルハードウェアの限界を超える性能が実証された。研究チームが開発したチップは、インメモリ計算とステップ幅調整を担う配列全体で、わずか0.28平方ミリメートルという、針の先ほどの極小の面積に収められている。

この空間内で実行される単一ステップの計算遅延は、2.12ミリ秒を記録した。脳の動きにリアルタイムで追従するための基準である10ミリ秒を大きく下回った数字となる。チップ内部のクロック周波数は50メガヘルツでありながら、9段のパイプライン処理を用いて効率的に計算を回している。

大脳皮質の高忠実度な表面再構築タスクにおいて、開発されたチップの性能は現代の計算資源の頂点にあるハードウェアと比較された。大脳皮質の形状は極めて複雑であり、その変形場を三次元的かつリアルタイムに計算する処理は極めて負荷が高い。

NVIDIA A100を凌駕する大脳皮質タスク

開発されたチップは、データセンターで稼働する最先端のハードウェアと正面から対峙し、明確な優位性を示した。

指標 NVIDIA A100 GPU 最先端ASICアクセラレータ 開発された相変化メモリスタチップ
アーキテクチャ 演算・記憶分離型 専用回路 インメモリ計算（物理演算駆動）
製造プロセス 7ナノメートル 各種 40ナノメートル
演算方式 デジタル デジタル アナログ（自然な構造緩和）
処理速度（脳モデリング） 基準（1倍） GPU以上 GPU比で最大478.18倍
消費電力 基準（1倍） 比較対象 ASIC比で最大24.73分の1

表に示されるように、NVIDIA製のGPUと比較して、最大で478.18倍の計算速度を達成した。特定用途向けに最適化された最先端のASICアクセラレータと比較しても、電力を大量に消費するデータの移動がなくなったことで、消費電力が11.75分の1から最大で24.73分の1にまで低下している。

40ナノメートルの成熟技術が放つ破壊力

性能向上と同じ程度に重要な事実が、チップの製造プロセスにある。このチップは、現在広く普及している成熟した40ナノメートルプロセスで製造された。

近年のプロセッサが性能を向上させるためには、極端紫外線露光などの特殊な最先端設備を用い、数ナノメートル単位までトランジスタを微細化する必要があった。研究チームは、トランジスタの縮小化に頼ることなく、計算アーキテクチャの根本的な見直しによって性能を高めた。

既存の半導体工場で量産できる技術基盤の上に、大脳皮質のシミュレーションという極めて高度なタスクにおいて、最先端のデジタルプロセッサを大きく上回る計算性能を実装したのである。

アナログ計算が直面するスケールの壁

デジタルブレインツインが開く医療応用

データの移動という根本的な制約を取り払ったことで、医療や脳科学の分野における新たな応用が現実味を帯びてきた。患者の脳の活動を遅延なくコンピューター上で模倣するデジタルブレインツインの技術は、新薬の効果検証や、外科手術中のリアルタイムなナビゲーションを直接支援する。

脳波を直接読み取って外部の機械を操作する技術において、通信と計算の遅延は患者の違和感や機器の誤操作に直結する。開発されたチップの低遅延性は、人間の思考と機械の動作を誤差なく同期させる強固な基盤となる。

ノイズと物理的ばらつきの制御

一方、材料の物理現象を利用するアナログ計算特有の壁も残されている。デジタルコンピューターが電荷の有無で確実に情報を保持するのに対し、アナログ計算は連続的な物理量に依存する。

相変化材料の微細な製造ばらつきや、周囲の温度変化が計算結果にノイズとして混入する影響を完全に排除することは難しい。材料の熱力学的な挙動を数学モデルにマッピングしている以上、想定外の温度勾配が生じた場合、解の精度が著しく低下する危険性を孕んでいる。

数百万規模への拡張に向けた検証課題

脳全体のようなさらに巨大で複雑な領域をシミュレーションするためには、チップ上の素子を数百万規模にまで拡張する必要がある。規模を拡大した際に、システム全体の演算精度を維持する制御手法が今後の課題となる。

物理現象に依存する以上、数年単位の長期間の稼働によって相変化材料が劣化した場合、計算の信頼性にどう影響するかという検証も避けられない。欠陥を計算エンジンに転換した新たなアーキテクチャが、真の基盤技術として定着するかどうかは、実環境での長期的な安定性の証明にかかっている。