データ爆発の時代において、ストレージ容量の限界を押し広げることは、半導体業界にとって喫緊の課題だ。2025年12月、サンフランシスコで開催された国際電子デバイス会議（IEDM 2025）において、韓国のメモリ大手SK hynixが発表した技術は、NAND型フラッシュメモリの歴史における分水嶺となる可能性を秘めたものだ。
同社が発表したのは、1つのメモリセルに5ビットの情報を格納する「PLC（Penta-Level Cell）」技術の革新的な実装手法だ。従来、物理的な限界に近いとされていたPLCの実用化における最大の課題――読み出し速度の低下と寿命（エンデュランス）の劣化――を、「Multi-Site Cell（MSC）」という独自のアプローチによって解決したのである。
NANDメモリの進化と「多値化」のジレンマ
SK hynixの技術的達成を理解するためには、まずNANDフラッシュメモリが抱えてきた歴史的な課題、すなわち「多値化」に伴うトレードオフを理解する必要がある。
0と1のその先へ：セルの密度競争
NANDフラッシュメモリの進化は、単位面積あたりにいかに多くのデータを詰め込むかという「高密度化」の歴史とも言える。初期のSLC（Single-Level Cell）は、1つのセルに「電荷があるか、ないか」の2状態で1ビットを記録していた。その後、技術は以下のように進化を遂げてきた。
- SLC (1-bit/cell): 2つの電圧状態（0, 1）。高速かつ高寿命だが、容量は最小。
- MLC (2-bit/cell): 4つの電圧状態。
- TLC (3-bit/cell): 8つの電圧状態。現在、多くのSSDで主流。
- QLC (4-bit/cell): 16つの電圧状態。大容量だが、速度と寿命でTLCに劣る。
そして、次なるフロンティアとして長年研究されてきたのが、1セルに5ビットを記録するPLC（Penta-Level Cell）である。
「電圧の壁」：なぜPLCは実用化されなかったのか
5ビットを表現するためには、1つのセル内で32通り（\(2^5\)）の異なる電圧レベルを制御し、判別できなければならない。これは極めて困難な物理的課題を伴う。
有限の電圧範囲（ウィンドウ）の中で32個もの「区切り」を作ろうとすれば、各状態間のマージン（隙間）は極限まで狭くなる。結果として、わずかな電子の漏洩（リーク）やノイズによってデータが誤って読み取られるリスクが激増するのだ。これを防ぐために強力なエラー訂正が必要となり、読み出し速度は劇的に低下する。さらに、微細な電圧制御のためにセルへの書き込みストレスが増大し、メモリとしての寿命（書き換え可能回数）も短くなってしまう。
これまで、PLCは「理論的には可能だが、速度と信頼性の面で実用には耐えない」というのが業界の常識であった。この「電圧状態の過密化」こそが、従来のPLCが直面していた巨大な壁であった。
「Multi-Site Cell (MSC)」の革新性
SK hynixがIEDM 2025で提示した解決策は、セルの密度を上げるために「電圧状態を詰め込む」のではなく、「セルの構造そのものを変える」というコペルニクス的転回であった。それがMSC（Multi-Site Cell）技術である。
細胞分裂：1つのセルを2つの「サイト」に分割する
SK hynixのMSC技術は、従来の3D NANDセルを物理的・電気的に2つの独立した領域（サイト）に分割する。
従来の概念では、1つのセル全体を使って32段階の細かな電圧制御を行おうとしていた。対してMSCでは、分割された「サイトA」と「サイトB」のそれぞれで、より少ない数の電圧状態を管理し、それらを組み合わせることで情報を表現する。
このアプローチの最大の利点は、各サイトが管理すべき電圧状態の数を劇的に減らせる点にある。
「6 × 6 = 36」のマジック：組み合わせ爆発の利用
具体的に、SK hynixは各サイトに「6つの電圧状態」を持たせる設計を採用した。これは何を意味するか。
- サイトA: 6通りの状態
- サイトB: 6通りの状態
- 組み合わせ: \(6 \times 6 = 36\) 通りの状態
5ビットのデータを表現するために必要な状態数は「32」である。MSCが生み出す36通りの組み合わせは、必要十分な数を満たしており、さらに4つの予備状態（冗長性）すら持たせることができる。
圧倒的なマージン確保による高速化
この「分割統治」のアプローチがもたらす物理的な恩恵は計り知れない。
従来のPLCが1つのセル内で32段階を識別しなければならなかったのに対し、MSCでは各サイトにおいて「6段階」を識別するだけで済む。これはTLC（8段階）よりもさらに粗い区分けであり、電圧レベル間のマージン（識別余裕）を大幅に広げることができる。
マージンが広いということは、読み出し時に繊細なセンシングが不要になることを意味する。結果として、SK hynixは従来の（概念的な）PLC技術と比較して、読み出し速度を20倍に高速化することに成功した。これは単なる改善ではなく、実用化不能だった技術を、一気に高性能デバイスの領域へと引き上げる成果である。
4D 2.0テクノロジー：物理構造の再設計
このMSC技術は、机上の空論ではなく、SK hynixが2022年から開発を進めてきた「4D 2.0」技術プラットフォームの上に構築されている。
円形から楕円形へ：幾何学的最適化
SK hynixはMSCを実現するためにセルの形状変更を行っている。従来の3D NANDのセル（チャネルホール）は通常、真円形であったが、MSCでは楕円形（Elliptical）の形状が採用されている。
この楕円形のセルを中央で分割し、絶縁体で壁を作ることで2つの独立したサイトを形成している。楕円形状を採用することで、通常の円形セルよりも面積効率を高めつつ、分割に必要なスペースを確保していると推測される。この微細加工技術こそが、半導体メーカーとしてのSK hynixの真骨頂と言えるだろう。
エンデュランス（耐久性）の向上
分割された各サイトは、それぞれが6段階の電圧制御で済むため、書き込み（プログラム）にかかる時間も短縮される。また、電圧の「きざみ」が大きいため、電子の注入・引き抜きに伴うトンネル酸化膜へのストレスも軽減される。
これは、PLCのもう一つの弱点であった「短寿命」という問題を解決する。TLC並み、あるいはそれに準ずる耐久性を確保しつつ、容量密度を飛躍的に向上させることが可能になるのである。
データセンターからAIまで
SK hynixによるこの発見は、単に「USBメモリの容量が増える」というレベルの話ではない。データセンター、そしてAIインフラの根幹に関わる重要な進歩である。
1. SSD容量の25%増加
現在主流のQLC（4ビット）からPLC（5ビット）への移行は、同じシリコンウェハー面積あたり25%の容量増加を意味する。データセンターにおいて、サーバーの設置面積を変えずにストレージ容量を1.25倍にできるメリットは、コスト効率の観点から極めて大きい。
2. 「積層競争」へのオルタナティブ
これまでNANDの容量増加は、主に「層数を増やす（積層化）」ことで達成されてきた。現在では300層を超える3D NANDが登場しているが、層数を増やすことは製造プロセスの難易度を指数関数的に高め、歩留まりを悪化させるリスクがある。
今回のMSC技術は、層数を増やさずとも（あるいは層数競争と並行して）、セルあたりのビット数を増やすことで容量を拡大できる「横方向」の進化である。これにより、製造コストの上昇を抑えつつ、大容量化を実現する新たな道筋が示されたことになる。
3. AI時代の高速大容量ストレージ
AIモデルの学習や推論には、膨大なデータを高速に読み書きする能力が求められる。従来のQLCや開発中のPLCは「遅い」ため、アーカイブ用途（コールドストレージ）には適していても、頻繁にアクセスされるAIワークロードには不向きとされてきた。
しかし、MSC技術によって「PLCでありながら高速」という特性が得られれば、AIサーバー向けの安価かつ大容量、そして十分な速度を持つ新たなストレージ階層が生まれる可能性がある。
4. さらなる未来：HLC（6ビット）への布石
Blocks & FilesのChris Mellor氏が指摘するように、このMSCアーキテクチャはさらなる拡張性を持っている。もし、各サイトの制御を「8段階（TLC相当）」に高めることができればどうなるか。
- サイトA: 8状態
- サイトB: 8状態
- 組み合わせ: \(8 \times 8 = 64\) 状態
64状態は、6ビット（HLC: Hexa-Level Cell）の情報量（\(2^6 = 64\)）に相当する。つまり、現在のTLCと同等の制御技術を応用するだけで、理論上は6ビットセルすら実現可能になるのだ。これは、半導体のロードマップを10年単位で先送りするほどの潜在力を秘めている。
物理限界への挑戦が拓く地平
SK hynixがIEDM 2025で示したMSC技術は、「微細化の限界」や「多値化の壁」が、エンジニアリングの工夫によって乗り越えられるものであることを証明した。
1つのセルを分割し、組み合わせによって情報を表現するという発想は、一見シンプルでありながら、極めて高度な製造技術と制御アルゴリズムの融合なしには実現し得ない。読み出し速度20倍という数値は、PLC技術がもはや実験室の産物ではなく、市場投入を視野に入れた実用技術へと進化したことを高らかに宣言している。
Kioxia、Western Digital、Samsung、Micronといった競合他社も、当然ながら同様の、あるいは異なるアプローチでこの壁に挑んでいる。しかし、現時点でSK hynixが示した「4D 2.0」とMSCの組み合わせは、次世代ストレージの覇権を握るための強力なカードとなることは間違いない。我々のデジタルライフを支える「記憶の器」は、今まさに新たな次元へと進化しようとしているのである。
Sources
- Block & Files: SK hynix developing split-cell 5-bit flash