半導体産業は今、未曾有の領域へと足を踏み入れようとしている。台湾積体電路製造（TSMC）が推進する「2nm（N2）」プロセスを巡り、世界のテックジャイアントによる空前絶後のキャパシティ争奪戦が激化しているのだ。これは10年以上続いたFinFET構造からGAAFET（Gate-all-around FET）構造への転換、そして「Backside Power Delivery Network」技術の導入という、コンピューティングの歴史を塗り替えるパラダイムシフトの前兆である。

2026年初頭、台北で開催されたNVIDIAのJensen Huang CEOによるサプライチェーン・パートナーとの会合、いわゆる「兆元宴（時価総額1兆ドル超え企業たちの宴）」は、この2nm狂騒曲の幕開けを象徴する出来事となった。

AD

1.5倍の「テープアウト」が示す異常な熱気

TSMCの2nmプロセスに対する需要は、先行する3nm（N3）世代を遥かに凌駕する規模で推移している。最新の業界レポートによれば、2nmプロセスの「テープアウト（設計完了と製造への引き渡し）」件数は、3nm世代の同時期と比較して1.5倍に達しているとのことだ。この数字は、AI（人工知能）およびHPC（ハイパフォーマンス・コンピューティング）市場の爆発的な成長がいかに凄まじいかを物語っている。

TSMCのC.C. Wei（魏哲家）会長が「2nmに対する顧客の需要は、夢にも思わなかったほど強力だ」と漏らした背景には、主要な顧客によって初期キャパシティが実質的に「完売」状態にあるという現実がある。J.P. Morganの分析では、2nm世代においてTSMCはAIアクセラレータ市場で95%以上のシェアを維持すると予測されており、競合他社が追随する隙はほとんど残されていない。

Appleによる先行独占と、競合が狙う「N2P」の勝機

この争奪戦において、常に最前列を陣取っているのがAppleである。AppleはTSMCの2nm初期生産能力の半分以上を確保したと報じられており、これは競合他社を兵糧攻めにする戦略的な動きとも見て取れる。

Appleは2026年後半に投入予定の「iPhone 18」シリーズに搭載される「A20（仮称）」チップ、および次世代Mac向けの「M6」チップに2nmを採用する見込みだ。Appleが初期キャパシティを独占する一方で、QualcommやMediaTekといったモバイルチップのライバル勢は、2nmの改良版である「N2P」プロセスをターゲットに据えている。

N2Pは、標準的なN2と比較して、より高い動作周波数と優れた電力効率を実現する。Qualcommの「Snapdragon 8 Elite Gen 6（仮称）」やMediaTekの「Dimensity 9600（仮称）」は、このN2Pを採用することで、Appleの先行優位に対抗する戦略を立てている。TSMCは、モバイル分野での激しいシェア争いと、HPC分野での計算資源確保が重なることで、2026年から2027年にかけて深刻なキャパシティ不足に直面する可能性が高い。

AD

NVIDIAの戦略：2nmを飛び越え1.6nm「A16」での逆転

注目すべきは、AI半導体の覇者であるNVIDIAの動向だ。Jensen Huang氏はTSMCに対し、NVIDIAの旺盛な需要に応えるために「今年は非常に懸命に働かなければならない」と公の場で語り、今後10年でTSMCの生産能力が現在の2倍以上に拡大する必要があるとの認識を示した。

NVIDIAのロードマップによれば、同社は2028年に次世代GPUアーキテクチャ「Feynman」の投入を計画している。興味深いことに、NVIDIAはこの製品において、標準的な2nmファミリーではなく、さらにその先の「A16（1.6nm相当）」プロセスを先行採用する構えだ。

A16プロセスは、TSMCにとって初の「Backside Power Delivery Network」技術を実装するノードとなる。これは電力供給ネットワークをウェハーの背面側に配置することで、信号配線の自由度を高め、電力損失を劇的に削減する技術である。複雑な配線と高密度の電力供給を必要とする最先端AIアクセラレータにとって、A16は「2nm」という数字以上のパフォーマンス向上をもたらす切り札となる。

AMD、Google、AWS：ASIC勢が仕掛ける2027年の波

AIチップの競争軸は、NVIDIAのような汎用GPUだけでなく、特定の演算に特化したASIC（特定用途向け集積回路）にも広がっている。TSMCの2nmファミリーは、これらASICベンダーにとっても生命線だ。

  • AMD: 2026年より、2nmプロセスを用いたCPUおよび「MIシリーズ」GPUの製造を開始する計画である。
  • Google: 自社開発のAIプロセッサ「TPU（Tensor Processing Unit）」の第8世代モデルにおいて、2027年第3四半期の2nm導入を目指している。
  • Amazon (AWS): 自社開発の学習用チップ「Trainium 4」において、2027年第4四半期の採用を予定している。

これらのクラウド・サービス・プロバイダー（CSP）が自社製チップの微細化を急ぐ理由は明確だ。次世代のAIモデル、いわゆる「AI 2.0」世代の大規模言語モデル（LLM）を効率的に運用するためには、もはや3nm世代の電力効率では限界が見えているからである。

AD

2nm世代の真の勝負所は「前工程」から「後工程」へ

2nmプロセスへの移行は、チップ単体の性能向上だけで完結するものではない。AIチップが「チップレット」構造や「超大型パッケージ」へと進化する中で、TSMCの先進パッケージング技術がボトルネックになりつつある。

TSMCは、CoWoS-L、SoIC、ハイブリッド・ボンディング（Hybrid Bonding）といった技術を標準構成として提供する体制を整えており、2026年にはCoWoSの月産能力を前年比で70%以上引き上げるという野心的な目標を掲げている。さらに、次世代技術としてCoWoP（Chip-on-Wafer-on-PCB）やCPO（Co-Packaged Optics：光電共封装）の検証も進んでいる。

しかし、業界関係者が懸念しているのは「歩留まり（良品率）」だ。巨大なシステム・レベル・パッケージ（System-on-Integrated-Chips）において、2nmの超微細素子を高い歩留まりでパッケージングすることは、半導体製造の歴史上、最も困難な課題の一つである。

ASIC台頭論を否定するJensen Huangの確信

市場では、GoogleやAWS、Microsoftといった企業による自社製ASICの出荷量が、将来的にNVIDIAのGPUを上回るとの予測も出ている。しかし、Jensen Huang氏はこの見方を「ナンセンス」と一蹴している。

Huang氏の主張は明確だ。NVIDIAよりも優れたASICを作るには、NVIDIAよりも優れた研究開発者を抱えなければならないが、そのような人材は極めて稀少であるということだ。また、NVIDIAは単なるチップベンダーではなく、CUDAに代表されるソフトウェア・エコシステムから、ネットワーク、サーバーラック全体に至る「AI基礎建設」を提供している。この垂直統合モデルと圧倒的な開発スピードがある限り、他社が追いつくことは困難であるという強い自負が伺える。

人類史上最大の基礎インフラ投資

TSMCの2nmファミリーは、単一の製造ノードを超え、長期にわたって市場を支配する「ロングサイクル・ノード」になると予測されている。2026年の量産開始から、N2P、A16へと続くこのロードマップは、現代社会における「計算資源」が、かつての石油や電力と同じように、国家の競争力を左右する戦略物資になったことを証明している。

TSMCの2nm売上高は、2026年第3四半期までに、既存の3nmと5nmの合計売上高を上回る可能性があるとの予測も出ている。これは、世界のAI投資が一時的なブームではなく、不可逆的な構造変化であることを示唆している。Jensen Huang氏が述べた「未来の10年でTSMCのキャパシティ倍増」という言葉は、大げさな表現ではなく、我々が今後必要とする演算量の巨大さに対する冷徹な見積もりと言えるだろう。

Sources