2026年6月17日、韓国と日本の研究チームが、HBMのDRAMダイを従来とは90度違う向きに置く二つの設計を発表した。IEEE/JSAP Symposium on VLSI Technology and Circuits 2026の同じDRAMセッションに並んだ「V-Die」と「MOSAIC」である。どちらもDRAMダイを立て、GPUに対して直交させる。狙いは、ダイを上へ重ね続ける現在のHBMから、容量、信号、熱の伸ばし方を変えることだ。
ただし、二つの研究は同じ段階にいない。V-Dieは帯域、容量拡張、熱特性を現行HBMと比較した設計提案であり、公開要旨では詳細な試作結果が明らかになっていない。MOSAICは非接触のチップ間通信を試作し、1チャネル当たり最大4Gbpsを示した。HBMの次を考えるうえでは、この差を踏まえて読む必要がある。
2048本に広がったHBM4の次の壁
HBMは、DRAMダイを積み重ね、シリコン貫通電極（TSV）で上下を結ぶ。GPUのすぐ近くに配置し、低い動作周波数でも非常に広いバスを使って大量のデータを運ぶ。この構造はAIアクセラレータの帯域不足を和らげてきたが、容量を増やして積層を高くすると、中央部から熱を逃がす経路は長くなる。
HBM4は正面からバス幅を広げた。Micronの現行製品情報では、インターフェースは前世代の2倍に当たる2048ピン、信号速度は11.0Gbps超、1スタックの帯域は2.8TB/s超に達する。帯域は前世代比で2倍を超える。同社は同じ12層構成のHBM3Eとの比較で、1ビットを運ぶための電力効率も20%超向上したとしている。SK hynixも2048本のI/Oと10Gbps超を掲げる。
数字が大きくなるほど、パッケージ側の仕事も増える。広いI/OをGPUへ引き回し、積層内の発熱を外へ運び、それを歩留まりとコストの範囲に収めなければならない。V-DieとMOSAICは、メモリセルや信号速度を先に変えるのではなく、ダイの向きを変えてこの問題に手を入れた。
V-Dieはダイ間に冷却流路を通す
V-Dieは、通常の工程で作ったDRAMダイを基板上に立てる「3.5D」構成である。VLSI Symposiumの要旨によると、ダイの露出面積を広げ、隣り合うダイの間へ液体を直接流す。上面から冷やす積層構造と違い、熱源に近い側面を冷却経路として使える。容量も高さではなく横方向へ増やせるため、冷却面積を保ちながらダイ数を増やす発想だ。
韓国科学技術院（KAIST）の研究室は、韓国・漢畑大学校と蔚山科学技術院（UNIST）との共同研究としてV-Dieを進めている。研究室は2025年10月、Samsung未来技術育成事業に採択された。事業期間は2025年12月から2030年12月までで、垂直に立てたチップの接続と冷却をAIアクセラレータ向けに共同最適化する計画である。
この長い開発期間は、V-Dieの現在地も映す。公開された学会要旨は、帯域、容量の拡張性、熱挙動を最先端HBMと比較評価したと説明するが、製品寸法の試作、冷却液を含む長期信頼性、製造歩留まりまでは示していない。ダイの間に液体を通すには、流路の圧力損失、封止、腐食、漏れ、保守までパッケージ設計に組み込む必要がある。熱シミュレーションの優位を、量産できる冷却系へ移せるかが次の段階になる。
MOSAICは組み立て誤差を磁界でかわす
東京大学のMOSAIC（Massive Orthogonal Stacking Assembly of IC）は、立てたダイをどう接続するかに別の答えを出した。ダイとGPU側に小さなコイルを作り、誘導結合でデータを渡す。金属接点を一つずつ機械的に重ねなくても信号が届くため、ダイの厚さや組み立て位置のばらつきを吸収しやすい。
VLSI Symposiumの公式要旨では、試作した非接触インターフェースが1チャネル当たり最大4Gbpsで動作した。TSVを使わずにDRAMをGPU上へ三次元集積し、研究対象の構成ではHBM4級の2倍のメモリ容量を可能にするという。4Gbpsはチャネル単位の値であり、パッケージ全体の帯域ではない。チャネル数、同時動作時の干渉、1ビット当たりの消費エネルギーが揃って初めて、2048本のI/Oを持つHBM4との総合比較ができる。
誘導結合そのものは突然現れた技術ではない。東京大学の黒田研究室は2010年、65nm GPUと0.1µm DRAMの間に1024チャネルを設け、合計8Tbps、1pJ/bitの通信を実証している。MOSAICの新しさは、長年蓄積した非接触通信を、直交させたDRAMダイの組み立て誤差と放熱の問題へ結び付けた点にある。
一方で、データを非接触化しても電力は供給しなければならない。コイルの面積と隣接チャネル間の結合を抑えながら、給電端子も同じ立体構造に収める必要がある。発熱を管理し、量産時に不良箇所を検出する方法も欠かせない。故障したダイを交換できるかも未解決だ。容量2倍という設計上の利点を製品価値へ変えるには、通信回路と実装工程を一体で詰める必要がある。
量産を決めるのは速度より実装の再現性
二つの提案は、HBMの熱問題を「さらに薄いダイを高く積む」方向から切り離した。V-Dieは冷却液をダイ間へ入れ、MOSAICは非接触通信で接点合わせを緩和する。どちらも横方向の面積を使うため、GPU周辺のパッケージ面積、冷却配管、信号経路との取り合いが生まれる。縦方向の制約を消すのではなく、設計上の負担を別の方向へ移す技術である。
製品化を判断する材料は明確だ。V-Dieには、実ダイを使った電気特性と冷却系の寿命試験が要る。MOSAICには、4Gbpsの単一チャネル実証を多数チャネルへ広げたときの総帯域、消費電力、誤り率が必要になる。双方に共通するのは、積層数を増やしても組み立て精度と歩留まりを保ち、既存のGPUパッケージ工程で検査できるかという条件である。
HBM4はすでに2.8TB/sを超える製品帯域へ進んだ。研究提案がその後継候補になるには、冷える構造を示すだけでは足りない。同じ試作パッケージで帯域と容量を測り、温度と歩留まりも開示する必要がある。横に広げる設計がシステム全体の電力とコストを下げることを示せるか。次の学会発表で確認したいのは、その一式である。