最大128コアのNeoverse CSS N4、ArmがCPU設計の統合工程まで売る狙い

Armは2026年9月8日、データセンター向けの「Neoverse CSS N4」を発表した。ダイ当たり8～128個のNeoverse N4コアを選べ、Nシリーズのコンピューティングサブシステムとして初めて最大3.8GHz、LPDDR6、PCIe Gen 7をサポートする。だが、これはArm製の新しい完成CPUではない。CPUコアと相互接続、メモリーやI/Oの周辺回路、管理機能、ソフトウェアを組み上げて検証した設計基盤であり、顧客はそこへ独自機能を足して自社のシリコンを作る。最大128コアという数字の奥では、CPU開発のどこまでをArmが担うかという分業線が動いている。

128コアより先に、CSSがどこまで作り込まれているか

Neoverse CSS N4は、CPUコア単体をライセンスする商品ではない。Armの説明によると、Neoverse N4コア、CMNメッシュ相互接続、割り込み制御やメモリー管理などのシステムIP、電力・システム管理をあらかじめ統合する。ArmはこれをRTL形式の設計データとして提供し、顧客は現代のEDAツールへ直接取り込める。実装指針と第三者IPの相互運用支援に加え、Linuxを起動して検証やソフトウェア開発を始められる統合ソフトウェアも付く。

RTLは論理回路の振る舞いを記述する段階であり、工場へ渡せる製造データでも、パッケージに載ったCPUでもない。それでも、個別のCPUコアIPから始める場合に顧客が担っていた相互接続、管理回路、起動ソフトウェアの統合と検証をArm側へ移せる。顧客のエンジニアは、独自アクセラレータ、メモリーとI/O、チップレット構成、用途別の電力・性能調整へ時間を振り向けやすくなる。

CSSという仕組み自体は新しくない。Armは2023年初めに導入し、MicrosoftのクラウドCPUやネットワーク処理用DPUなどに前世代のNeoverse CSSが使われてきたと説明している。N4で変わったのは、完成度の高い出発点を保ったまま、コア数を8から128まで広げ、キャッシュ、メモリー、I/O、アクセラレータ接続、チップレット接続を選べる範囲を増やしたことだ。

N3P上で増えたコア、キャッシュ、I/O

最大構成の数字は、N4が狙う用途をよく表す。Tom's HardwareがArmの説明資料を基に報じた仕様では、各コアに64KBのL1命令キャッシュと64KBのL1データキャッシュ、最大2MBのL2キャッシュを持たせ、ダイ全体では最大256MBの共有L3キャッシュを構成できる。メモリーはDDR5またはLPDDR6、I/Oは最大128レーンのPCIe 6/7とCXL 4.0に対応する。UCIeを使うチップ間接続により、複数のダイやソケットへ広げる設計も想定する。

公開上の最大仕様	Neoverse CSS N2	Neoverse CSS N4
CPUコア数／ダイ	64	128
L2キャッシュ／コア	1MB	2MB
共有キャッシュ／ダイ	64MB	256MB
メモリー	DDR5、LPDDR5	DDR5、LPDDR6
PCIe/CXL	PCIe/CXL Gen5、4×16レーン	PCIe 6/7、最大128レーン、CXL 4.0

この表は公開された最大値の世代差を示すもので、同じ消費電力やダイ面積にそろえた性能比較ではない。ArmがN4の性能比較対象に選んだのもN2ではなくCSS N3である。N2から見ればコア数は64から128へ、コア当たりL2は1MBから2MBへ、共有キャッシュは64MBから256MBへ増えたが、これらの最大値が一つの製品で同時に採用されるとは限らない。

最大3.8GHzも同様である。Armは8～128コアのどの構成が最高周波数へ到達するかを明らかにしていない。コアを増やすか周波数を上げるか、キャッシュとメモリー帯域幅へどれだけ面積と電力を割くかは相互に影響する。CSS N4の価値は最大値を全部載せることより、クラウドCPU、DPU、ネットワーク機器などの用途に合わせて配分を変えられる点にある。

製造プロセスにも留保が要る。Armの性能比較スライドはCSS N4をTSMCのN3P、CSS N3を5nmとしている。一方、Digital Todayはメディア説明会でArm担当者がN3とN3Pを主要な設計候補とし、SamsungのSF2とSF2Pにも需要があると述べたと報じた。N3Pは少なくとも性能主張の参照実装だが、顧客が作る全製品の製造先を固定する名称ではない。

「最大2倍」と開発期間短縮を読むための留保

ArmはCSS N3に対し、ソケット当たり性能を最大2倍、ワット当たり性能を最大1.25倍、メモリー帯域幅を最大1.75倍にしたと主張する。発表スライドの脚注によれば、最大コア数の構成を3GHz、コア当たり2MBのL2キャッシュにそろえ、5nmのN3とN3PのN4を比べた数字である。つまり最大2倍は、N4コア単体の命令処理性能が2倍になったという意味ではない。コア数、製造プロセス、システム構成を含むソケット全体の比較だ。

判断に必要な情報はまだ欠けている。Armはベンチマーク名、絶対性能、消費電力、ダイ面積を公開していない。コア数を増やした効果とN3Pへ移った効果も分離できない。ワット当たり1.25倍という数字は効率改善を示すが、顧客が選んだメモリー、I/O、周波数によって完成CPUの結果は変わる。現時点では、Armが定めた参照条件での設計目標として読むのが妥当である。

開発期間についても、数字は一つに定まっていない。ArmはCSSによる期間短縮を、現行製品ページでは最大1年、2026年3月の投資家資料では最大約24か月と説明しており、N4固有の短縮幅と両者の算定基準は開示していない。2025年のCSS解説には、最初の動作シリコンまで最大12か月を短縮できるとの記載もある。各資料が設計開始、試作シリコン、市場投入のどこを起点と終点にするのか、従来手法として何を想定するのかは揃っていない。最大値を一般的な納期保証へ読み替えることはできない。

IPから完成CPUまで、Armが売る範囲は3段階になった

Armの提供形態は、CPU IP、統合・検証済みのCSS、完成シリコンのAGI CPUという3段階になり、顧客が自ら引き受ける工程は後者へ進むほど減る。

Armから受け取るもの	顧客に残る主な仕事	向く顧客像
Neoverse CPU IP	相互接続、管理回路、メモリー／I/O、物理実装、ソフトウェアを広く設計する	CPU全体を強く差別化できる大手設計者
Neoverse CSS	統合・検証済みRTLを基に、独自IP、構成、物理実装、製造と製品化を進める	開発期間を抑えつつ独自シリコンを持ちたい事業者
Arm AGI CPU	完成CPUをサーバーへ組み込み、システムとソフトウェアを最適化する	CPU設計をせず早く導入したい事業者

この分類は性能の優劣ではなく、誰が設計リスクを引き受けるかを示す。NシリーズのCSS N4は、ワット・面積当たりのスループットを重視し、スケールアウト処理やネットワーク、DPUを狙う。V3コアを使うArm AGI CPUは、応答性が要求される処理向けの完成品である。両者は同じNeoverseソフトウェア基盤を共有しても、CPUを自社仕様へ変えたい顧客と、完成品を買いたい顧客を分ける。

ArmにとってCSSは、技術支援であると同時に単価を引き上げる商品だ。2026年3月の投資家向け資料は、Armv9のIP単体と比べてCSSプラットフォームのIPロイヤルティーを2倍と記した。個別のN4契約料や料率は公表されていないものの、CPUコアの外側まで提供範囲を広げれば、Armが1個の顧客チップから回収できる価値も増えるという経営上の狙いは明確である。

ただし、この中間層が広がるほど顧客の選択には緊張も生まれる。CSSを使えば統合作業を減らせる半面、Armが検証した構成とロードマップへの依存は深くなる。さらにArmはAGI CPUで完成シリコンまで売り始めた。顧客から見ればIP供給者、設計パートナー、完成CPUベンダーが同じ会社に重なるため、自社の差別化領域とArmへ任せる範囲を契約前に切り分ける必要がある。

顧客に残る設計と、次に見るべき数字

CSS N4を採用しても、CPU開発が消えるわけではない。顧客は用途に合わせてコア数とキャッシュを選び、アクセラレータを接続し、メモリーとI/Oを決める。その後には物理実装、タイミング収束、消費電力の調整、テープアウト、製造、パッケージ、システム検証が残る。Arm Total DesignはEDA企業、設計会社、ファウンドリー、ファームウェア企業をつなぐが、量産責任までArmへ移す仕組みではない。

公表されていない項目は多い。採用企業、最初のテープアウトとサンプル時期、128コア構成のTDPとダイ面積、価格、実測ワークロードはいずれも不明である。「エージェント型AI」も、AIエージェントがデータ取得やツール実行でCPU側の処理を増やすというArmの需要仮説であり、CSS N4が特定のAI処理をどれだけ速めるかを示す測定値ではない。

Neoverse CSS N4が成功したかどうかは、最大仕様より先に、顧客がどの構成を選んでいつシリコンを動かし、従来の個別IP設計から何か月を削れたかで判明する。実製品の消費電力と性能が公開されれば、Armが引き直した分業線が設計期間の短縮と高いロイヤルティーの両方を支えられるかを初めて検証できる。