Huaweiの半導体事業を率いる何庭波氏は2026年9月3日、開発中の「Kirin 2026」でトランジスタ密度を公称55%高めながら、同等性能時の電力をNPUで66%、GPUで58%、CPU性能コアで41%減らしたとするプレプリントをarXivへ投稿した。回路を2層へ分けるLogicFolding（ロジックフォールディング）が、3D積層は熱を閉じ込めるという懸念を抑えたとの主張である。ただし、論文が詳しく示したのは電力と投影面積あたりの電力であり、接合部温度の絶対値ではない。Kirin 2026が「熱くならない」と言える範囲は、動作モードと測定条件を分けて読む必要がある。
配線を短くし、速度の余裕を低電圧化へ回す
τ（タウ）スケーリング則は、トランジスタの寸法ではなく、信号や処理にかかる特性時間を短くすることを共通目標に置くHuaweiの提唱である。何氏が7月にScience China Information Sciencesで発表した査読済みPosition Paperでは、対象をトランジスタから回路、チップ、システムまでの4層に広げた。微細化も特性時間を縮める手段の一つだが、配線、回路配置、メモリアクセス、通信プロトコルにも手を入れる。
Kirin 2026で使うLogicFoldingは、デジタル、アナログ、メモリ回路を上下2枚の能動回路層へ分け、ハイブリッドボンディングで接続する。Huaweiによれば、垂直接続は約5000万本あり、その10〜15%を信号が通る。折り畳んだ経路では配線長が典型的な回路で20%、一部のクリティカルパスで最大70%短くなった。ある処理ブロックではクロック配線が28%縮み、クロックバッファー数は4万3600個から1万9000個へ減ったという。
配線が短くなると、信号を運ぶたびに充放電する容量Cが小さくなる。動的電力を表す P=αCV²f では、容量Cの減少がそのまま電力を下げる。さらに、短い配線で得た速度の余裕を周波数の上昇ではなく電圧Vの低下へ回せば、電力はVの二乗に比例して小さくなる。
効果が大きいのは、処理を並列化しやすいNPUやGPUである。NPUは前世代の1個の大型コアと2個の高効率コアから、4個の大型コアへ構成を広げたと論文は説明する。29 TOPSにそろえた状態では、動作周波数を1.2 GHzから0.442 GHz、電圧を0.85 Vから0.55 Vへ下げられた。一方、直列処理の比率が高いCPU性能コアは電圧を下げにくく、負荷によって利得が大きく変わる。
なお、論文にある「典型的なスマートフォン負荷では約90%」という値は動的電力の割合である。配線によるデータ移動だけが総電力の90%を占めるという意味ではなく、論理ゲートの切り替えも含む。
同じチップでも、電力密度は使い方で逆転する
Kirin 9030 Proを1.00とした正規化電力密度を、プレプリントのFigure 1から動作モード別に並べると、LogicFoldingの条件依存性がはっきりする。数値は2層を上から見た投影面積を分母にしており、ブロックごとに同等性能の基準が異なる。
- Kirin 9030 Pro
- Kirin 2026・同等性能
- Kirin 2026・最高性能
データを表で見る
| Kirin 9030 Pro (前世代比) | Kirin 2026・同等性能 (前世代比) | Kirin 2026・最高性能 (前世代比) | |
|---|---|---|---|
| NPU・29/70 TOPS | 1 | 0.27 | 1.07 |
| GPU・61/86.9 FPS | 1 | 0.44 | 1.26 |
| CPU・HNX | 1 | 0.76 | 1.42 |
| CPU・Geekbench 6 | 1 | 0.99 | 1.46 |
LogicFoldingの熱的な利得は一定ではなく、同等性能へ抑えると現れ、最高性能を引き出すと前世代の電力密度を上回る。NPUは29 TOPSにそろえると電力密度が73%下がるが、70 TOPSまで動かすと前世代比1.07となる。GPUも特定ゲームの最も重い描画フレームでは、61 FPS時の0.44から86.9 FPS時の1.26へ反転する。
CPU性能コアはベンチマークによる差がさらに大きい。日常的なモバイルアプリの一部を使うというHuawei独自のHNXでは、同じ1700点で電力が41%、電力密度が24%下がった。Geekbench 6を同じ1854点にそろえると、電力は23%下がるものの、電力密度は1%しか下がらない。41%という見出しの数字をCPU全般へ広げることはできない。
DSPは逆方向の例を示す。Kirin 2026では同じ負荷を25%少ない電力で処理したが、投影面積が40%縮んだため、電力密度は24%上昇した。HuaweiはKirin 2027の試作シリコンで電力を47%減らし、電力密度を前世代比0.97まで下げたとする。ただし、試作シリコンの測定は製品の出荷を意味しない。
公表値からの計算は53.5%、1.5マイクロメートルは製造ノードではない
公表された155と238 MTr/mm2から計算した増加率は53.5%であり、Huaweiの公称55%とは1.5ポイント異なる。しかも、この密度はHuaweiがCPPとセル高さに加え、SoCの面積利用率を68%として算出した値だ。実チップの総トランジスタ数を公開ダイ面積で割った値ではなく、他社の公称プロセス密度と同じ物差しだとは確認できない。
2つのKirinは同一の成熟プロセスノードで製造したと査読済み論文は述べるが、ノード名と製造企業は明かしていない。Kirin 2026で達成した1.5マイクロメートルは、上下層をつなぐ接点の間隔である。新しいプレプリントには「40ナノメートル設備で達成した」との記述もあるが、文脈はハイブリッドボンディング工程であり、トランジスタを40ナノメートルで製造したという説明ではない。
Huaweiが2031年に掲げる「1.4ナノメートル相当」も、製造プロセスを1.4ナノメートルへ移す計画ではなく、同社設計の高性能チップで同等のトランジスタ密度を目指すロードマップである。Kirin 2026自体も全回路を積層していない。効果の大きいクリティカルパスを選んだ2層設計であり、3層以上へ広げる構想は将来計画に属する。
「過熱しない」を裏づける温度データはまだない
公開資料だけでは「Kirin 2026は過熱しない」という主張を第三者が再現できない。9月のプレプリントは、下層が上層より数度高くなることを設計へ織り込み、高温ブロックを上下に重ねず、横方向へ熱を逃がしたと説明する。しかし、動作中の接合部温度と温度分布をはじめ、試料数や測定の反復回数、測定器、端末の冷却条件は示していない。
7月の査読済み論文には、Kirin 9030 ProとKirin 2026をともに25度で比較した表がある。ここに載る25度は試験条件であり、動作中の接合部温度とは記されていない。9月の熱論文はarXivへ投稿されたプレプリントで、現時点では査読を経ていない。用途別の電力データは増えたが、温度を測った実験の詳細はなお足りない。
IEEEのIRDSは、3D積層では複数の能動層が熱を出し、放熱経路が狭まるため、層間の温度差や局所的な高温部を評価する必要があると整理している。IBM Researchが公開するECTC 2023論文の概要も、積層順序や接合方式に加え、材料と冷却条件で熱性能が変わるとする。電力密度の低下は有力な材料だが、それだけで筐体内の温度を決めることはできない。
Huaweiの5月時点の公式発表は、LogicFolding採用Kirinを2026年秋に投入予定としていた。9月のプレプリントは「今月出荷予定」と記す一方、記事作成時点でHuaweiは搭載するスマートフォン名や発売日を公式に確定していない。実機が出た後、同じ周囲温度と持続負荷で性能と総電力を測り、表面温度・接合部温度・スロットリングも複数台で再現できれば、LogicFoldingが成熟プロセスに残る性能余地をどこまで広げたかを判断できる。
